mn4とは 意味・読み方・使い方

This device has such a constitution that a breakdown strength relaxing MOS transistor is inserted into a word driver and NMOS transistors Mn3, Mn4 supplying a read-out potential are used.例文帳に追加

本願発明は、ワードドライバに、耐圧緩和MOSトランジスタを挿入し、読み出し電位を供給するNMOSトランジスタMn３、Mn４を用いた構成とする。 - 特許庁

An output N-channel MOS transistor MN3 of the Out-Drv and the MN4 forming the capacitor C1 are formed through the same manufacture processes.例文帳に追加

Ｏｕｔ＿Ｄｒｖの出力ＮチャンネルＭＯＳトランジスタＭＮ３と容量Ｃ１を形成するＭＮ４とは、同一製造プロセスにより形成される。 - 特許庁

Two clamp transistors(TRs) MP3, MN4 are connected in series between operating TRs MP1 (PMOS) and MN2 (NMOS) being components of a CMOS inverter circuit.例文帳に追加

ＣＭＯＳインバーター回路を構成する動作トランジスタＭＰ１（ＰＭＯＳ）とＭＮ２（ＮＭＯＳ）の間に、２つのクランプトランジスタＭＰ３とＭＮ４を直列に接続する。 - 特許庁

The Nch transistors MN3 and MN5 are connected to the Nch transistor MN1, and the Nch transistors MN4 and MN7 are connected to the Nch transistor MN2.例文帳に追加

ＮｃｈトランジスタＭＮ１にはＮｃｈトランジスタＭＮ３及びＭＮ５が、ＮｃｈトランジスタＭＮ２にはＮｃｈトランジスタＭＮ４及びＭＮ７が接続される。 - 特許庁

A current supply circuit for supplying currents equally to two transistors MP1 and MN2 is composed of transistors MN3 and MN4 and an operational amplifier OP1.例文帳に追加

２つのトランジスタＭＰ１，ＭＮ２に大きさの等しい電流を供給する電流供給回路をトランジスタＭＮ３，ＭＮ４，および演算増幅器ＯＰ１で構成する。 - 特許庁

A reference voltage, i.e., the voltage of a signal to be compared is applied to the gates of the first and third PMOS transistors MP3, MP6 and the first and third NMOS transistors MN4, MN7.例文帳に追加

第１、第３のＰＭＯＳトランジスタＭＰ３、ＭＰ６、第１、第３のＮＭＯＳトランジスタＭＮ４、ＭＮ７のゲートには、基準電圧、比較対象となる信号の電圧が印加される。 - 特許庁

Also, the pressurization potential is divided by resistance to generate plural potentials VR1-VR4, which are pressure-lowered and are supplied to corresponding MOSFET MN1-MN4 as their substrate potential.例文帳に追加

また、昇圧電位を抵抗分割して降圧された複数の電位ＶＲ１〜ＶＲ４を発生させ、その電位を対応する各ＭＯＳＦＥＴ（ＭＮ１〜ＭＮ４）の基板電位として供給する。 - 特許庁

N channel MOS transistors MN1, MN2, MN4 and MN5 are turned on in accordance with a pulse signal whose pulsewidth is a term, wherein both the write enable signals WE1 and WE2 become H, data signals D and /D are written in the nodes N1 and N2.例文帳に追加

ライトイネーブル信号ＷＥ１およびＷＥ２がともにＨとなる期間をパルス幅とするパルス信号に応じてＮチャネルＭＯＳトランジスタＭＮ１，ＭＮ２，ＭＮ４，ＭＮ５がオンし、データ信号Ｄ，／ＤがノードＮ１，Ｎ２に書込まれる。 - 特許庁