memory B cellsとは 意味・読み方・使い方

The nonvolatile semiconductor memory comprises a plurality of memory cells 100, each having two MONOS memory cells being controlled by a word gate and control gate 106A and 106B, arranged in first direction and second direction B.例文帳に追加

不揮発性半導体記憶装置はワードゲートとコントロールゲート１０６Ａ，１０６Ｂにより制御される２つのＭＯＮＯＳメモリセルを有するメモリセル１００を、第１の方向，第２の方向Ｂにそれぞれ複数配列して構成される。 - 特許庁

A non-volatile semiconductor memory has a memory cell array region in which a plurality of memory cells 100 having first and second MONO memory cells 108A, 108B controlled by a word gate and a control gate are arranged in the first and second directions A, B.例文帳に追加

不揮発性半導体記憶装置は、ワードゲートとコントロールゲートにより制御される第１，第２のＭＯＮＯＳメモリセル１０８Ａ，１０８Ｂを有するメモリセル１００を、第１，第２の方向Ａ，Ｂにそれぞれ複数配列してなるメモリセルアレイ領域を有する。 - 特許庁

Memory cells CELL4-CELL18 store a lower bit data other than the MSB of the respective color components of R (red), G (green), and B (blue).例文帳に追加

メモリセルＣＥＬＬ４〜ＣＥＬＬ１８は、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色成分のそれぞれのＭＳＢ以外の下位ビットデータを格納する。 - 特許庁

The nonvolatile semiconductor memory device 1B includes a memory plane 110 of which the plurality of memory cells are arrayed in a bit line direction B and a word line direction W and also a memory cell objective for control is specified by a row decoder 101 and a column decoder.例文帳に追加

不揮発性半導体記憶装置１Ｂは、ビット線方向Ｂ及びワード線方向Ｗに複数のメモリセルが配列され、ロウデコーダ１０１及びカラムデコーダによって制御対象メモリセルが指定されるメモリプレーン１１０を有する。 - 特許庁

This structure is provided with a plurality of arrangements (arrangement A, B) of memory cells, a bus for input signals to be tested (line for analog signal) connected in parallel to each of the plurality of fetch cells.例文帳に追加

メモリ・セルの複数の配列（配列Ａ、Ｂ）と；複数の取り込みセル１０の各々に並列接続された被試験入力信号用バス（アナログ信号用ライン）とを具えている。 - 特許庁

The nonvolatile semiconductor storage device has a memory cell array area formed by arraying a plurality of memory cells 100 having first and second MONOS memory cells 108A and 108B controlled by a word gate and a control gate in first and second directions A and B.例文帳に追加

不揮発性半導体記憶装置は、ワードゲートとコントロールゲートにより制御される第１，第２のＭＯＮＯＳメモリセル１０８Ａ，１０８Ｂを有するメモリセル１００を、第１，第２の方向Ａ，Ｂにそれぞれ複数配列してなるメモリセルアレイ領域を有する。 - 特許庁

The pixel data of the second frame (search frame) is stored in a unit B with multiple memory cells in a memory cell array unit 20b arranged in a complement form in the direction to which the bit line BL is extending.例文帳に追加

第２のフレーム（探索フレーム）の画素データを、メモリセルアレイ部２０ｂの、ビット線ＢＬが延びる方向に並ぶ複数のメモリセルからなるユニットＢに２の補数の形式で記憶する。 - 特許庁

The nonvolatile semiconductor memory comprises a memory cell array region 210 where a plurality of memory cells 100, having two MONO memory cells 108A and 108B controlled by a word gate 104 and control gates 106A and 106B, are arranged in directions A and B, and fist and second select regions 220 and 222.例文帳に追加

不揮発性半導体記憶装置は、ワードゲート１０４とコントロールゲート１０６Ａ，１０６Ｂにより制御される２つのＭＯＮＯＳメモリセル１０８Ａ，１０８Ｂを有するメモリセル１００を、方向Ａ，Ｂにそれぞれ複数配列してなるメモリセルアレイ領域２１０と、第１，第２の選択領域２２０，２２２とを有する。 - 特許庁