logical timerとは 意味・読み方・使い方

This input device of the contact point signal has a mechanical chattering preventive timer for starting from when an ON signal of a contact point is inputted to a logical part 1, a chattering continuance detecting timer for starting from when the ON signal of the contact point is inputted, a counter and a digital processing means.例文帳に追加

接点信号の入力装置は、論理部１に接点のオン信号が入力された時点から起動するメカニカルチャタリング防止用タイマと、接点のオン信号が入力された時点から起動するチャタリング継続検出用タイマと、カウンタおよびディジタル処理手段を備える。 - 特許庁

When generating the random number, logical operation is performed by a logical operation processing part 1143 while using the count value of the timer 1141 and the data in the storage part 1142 and the arithmetic result is defined as an initial seed value and inputted as the initial value of a pseudo random number generation processing part 1144 so that the random number can be obtained in the output.例文帳に追加

乱数生成時、タイマ１１４１の計数値と記憶部１１４２のデータを用いて論理演算処理部１１４３で論理演算を行い、演算結果を初期シード値として、擬似乱数生成処理部１１４４の初期値として入力することにより出力に乱数が得られる。 - 特許庁

A Q-switch frequency signal from a programmable frequency divider circuit 15-2-2 is sent from a logical circuit 15-2-4 to a programmable timer circuit (for optical switch control) 15-2-5 when a measured value of resistance of the work to be machined is smaller than a target value.例文帳に追加

加工対象物の抵抗測定値が目標値に満たないときに、プログラマブル分周回路１５−２−２からのＱスイッチ周波数信号が、論理回路１５−２−４からプログラマブルタイマ回路（光スイッチ制御用）１５−２−５へ送られる。 - 特許庁

When the transition time measured by the timer 42 is shorter than or equal to a reference time Tk, a noise determination circuit 43 determines that connection with the front liquid crystal display device 2 is not physically cut but logical connection is cut by noise of static electricity or the like, thereby preventing bus reset from being executed.例文帳に追加

ノイズ判定回路４３はタイマ４２が計時した遷移時間が基準時間Ｔｋ以下の時には、フロント液晶表示装置２との間で物理的にその接続が切れたのではなく、静電気等のノイズにより論理的な接続が切れたと判定しバスリセットを実行させない。 - 特許庁

The timer device 13 successively generates timing pulses D, where the logical level falls to '0' and rises to '1' within a CPU11, in the comparison between the count value of a counter performing ring-counting action and a relatively small prescribed value A and a relatively large prescribed value B.例文帳に追加

タイマー装置１３は、リングカウンタ動作を行うカウンタのカウント値と、比較的小さな所定値Ａ及び比較的大きな所定値Ｂとの比較で、ＣＰＵ１１内部で論理レベルが“０”に立ち下がったり“１”に立ち上がったりするタイミングパルスＤを継続的に発生する。 - 特許庁

This watchdog timer 2 includes: a counter 11 for counting a clock signal; and a means 12 for controlling the counter 11 according to a standby request signal as an instruction signal to set a microcomputer 1 to a standby state and an inhibit signal configured of the logical sum of a standby status signal showing that the microcomputer 1 is set to the standby state.例文帳に追加

本発明に係るウォッチドッグタイマ２は、クロック信号をカウントするカウンタ１１と、マイクロコンピュータ１をスタンバイ状態にする指示信号としてのスタンバイ要求信号、及びマイクロコンピュータ１がスタンバイ状態にあることを示すスタンバイ・ステータス信号の論理和からなるインヒビット信号により、カウンタ１１を制御する手段１２とを備える。 - 特許庁