interrupt routineとは 意味・読み方・使い方

When a remote service call occurs in a PE1A, a processing request is transmitted from a message transmission section 12A to a message reception section 9B via a message communication mechanism 5, and an interrupt request is transmitted from a routine 13A for starting interrupt to an interrupt processing routine 8B via interrupt mechanisms 4A and 4B, PE1B, and OS6B.例文帳に追加

ＰＥ１Ａでリモートサービスコールが発生すると、処理要求がメッセージ送信部１２Ａからメッセージ通信機構５を介してメッセージ受信部９Ｂに伝達され、割り込み要求が割り込みをかけるルーチン１３Ａから割り込み機構４Ａ、４Ｂ、ＰＥ１Ｂ、ＯＳ６Ｂを介して割り込み処理ルーチン８Ｂに伝達される。 - 特許庁

To provide a method for making interrupt waiting time constant when a processing unit (10) receives a higher priority interrupt during execution of an interrupt routine.例文帳に追加

割込み信号に応じて対応する割込みルーチンを行う処理ユニット（１０）が割込みルーチンを実行中に優先順位の高い割込みを受けた場合に、割込み待ち時間を一定にする方法を提供する。 - 特許庁

In an interchangeable lens, a routine to check a communication interrupt requirement from a camera main body is started (S1102).例文帳に追加

交換レンズにおいて、カメラ本体からの通信割込み要求のチェックを行なうルーチンをスタートさせる（Ｓ１１０２）。 - 特許庁

To make performable external interrupt processing while executing a main routine even if external interrupt signals continue.例文帳に追加

外部割り込み信号が連続してもメイン・ルーチンの実行を行いつつ外部割り込み処理を行うことができ、しかも装置全体の処理性能を低下させないようにすること。 - 特許庁

Thus, processing for loading the instruction group of a processing routine corresponding to the interrupt factor from a memory 13 to the cache 202 is executed in parallel with processing by the interrupt handler.例文帳に追加

これにより、割り込み要因弐対応する処理ルーチンの命令群をメモリ１３からキャッシュ２０２にロードする処理が、割り込みハンドラによる処理と並行して実行される。 - 特許庁

The control system of an internal combustion engine equipped with a multiprocessor includes a routine processing means in which each processor sequentially processes an interrupt routine ca in synchronization with a crank angle.例文帳に追加

マルチプロセッサを搭載した内燃機関の制御装置において、各プロセッサがクランク角に同期して割込みルーチンｃａを順番に処理するルーチン処理手段を備えることを特徴とする。 - 特許庁

An interrupt request delay control circuit 126 is provided which delays the timing of output of a signal level indicating the interrupt requested state to an external interrupt control circuit 114 of an MPU 110 by a prescribed time, and an external interrupt request is delayed to alternately execute external interrupt processing and the main routine.例文帳に追加

ＭＰＵ１１０の外部割り込み制御回路１１４に対する割り込み要求ありの状態を示す信号レベルを出力するタイミングを所定の時間だけ遅延させる割り込み要求遅延制御回路１２６を設け、外部割り込み要求の遅延を行うようにして外部割り込み処理の実行とメイン・ルーチンの実行とが交互に行えるようにしたもの。 - 特許庁

When an exception or interrupt event occurs, the CPU core accesses the second storage part via the exclusive bus, and acquires first address information of a processing routine for the exception or the interrupt corresponding to the exception or interrupt event.例文帳に追加

ＣＰＵコアは、例外又は割り込みのイベントが発生された場合、上記専有バスを介して上記第２記憶部にアクセスし、例外又は割り込みのイベントに対応する例外又は割り込みの処理ルーチンの先頭アドレス情報を取得する。 - 特許庁