four-cyclesとは 意味・読み方・使い方

Yes, uh, four cycles of alternating chemo every two weeks to start.例文帳に追加

ええ 化学療法を 2週間ごとに行います - 映画・海外ドラマ英語字幕翻訳辞書

Further, in the four-dimensional scanning, after the two or more frames of ultrasonic images are divided into cardiac cycles by frequency analysis, the divided cardiac cycles are manually fine-adjusted using an M mode image and an MPR image.例文帳に追加

さらに、四次元スキャンにおいて、複数フレームの超音波画像を周波数解析によって心周期に区分した後、Ｍモード画像やＭＰＲ像を用いて、区分された心周期をマニュアル的に微調整する。 - 特許庁

In the four-dimensional scanning, after the two or more frames of ultrasonic images are divided into cardiac cycles by frequency analysis, the divided cardiac cycles are fine-adjusted using fitting of a luminance change curve and a correlation function.例文帳に追加

また、四次元スキャンにおいて、複数フレームの超音波画像を周波数解析によって心周期に区分した後、輝度変化曲線のフィッティングや相関関数を用いて、区分された心周期を微調整する。 - 特許庁

The first STC counter-value generating unit performs a counter operation that performs four increments per 11 cycles of the video clock to generate the STC counter value.例文帳に追加

第１ＳＴＣカウンタ値生成部は、ビデオクロックの１１サイクル毎に４回のインクリメントを行うカウンタ動作を行ってＳＴＣカウンタ値を生成する。 - 特許庁

In a MixColumn transformation circuit, the transformation results of MixColumn transformation or InvMixColumn transformation is obtained by disposing two operational circuits, each comprising four multipliers and an XOR circuit, in parallel and processing 32-bit data in two cycles, or by processing 32-bit data with a single operational circuit in four cycles.例文帳に追加

ＭｉｘＣｏｌｕｍｎ変換回路において、４つの乗算器とＸＯＲ回路から構成される演算回路を２個並列に設けて、３２ビットデータを２サイクルで処理するか、あるいは、単一の演算回路で３２ビットデータを４サイクルで処理することで、ＭｉｘＣｏｌｕｍｎ変換またはＩｎｖＭｉｘＣｏｌｕｍｎ変換の変換結果を得る。 - 特許庁

For smaller reporting companies, this alternative will be permitted during the first four reporting cycles following the effectiveness of the final rule, which includes the specialized disclosure reports for 2013 through 2016.例文帳に追加

より小規模な報告企業に関しては、この選択肢は、最終規則の発効後最初の4回の報告サイクル、すなわち2013年から2016年の特定開示報告書を含む期間に認められる。 - 経済産業省

A write control regulation circuit 31 generates a write control signal so that writing video data in 1 port SRAMs 22, 23 is performed at a rate of once every four cycles of read-out clock.例文帳に追加

書き込み制御調整回路３１は、１ポートＳＲＡＭ２２および２３への映像データの書き込みが読み出しクロックの４サイクルに１回発生するように書き込み制御信号を生成する。 - 特許庁