flip outとは 意味・読み方・使い方

To provide a mobile phone for preventing a bone conduction speaker 106, which is used when a flip 102 is closed, from being out of use by a function of terminating a speech when the flip 102 is closed.例文帳に追加

フリップ１０２を閉じた状態で使用する骨伝導スピーカ１０６が、フリップ１０２を閉じると通話終了となる機能によって、使用不能となることを回避する。 - 特許庁

When an output signal from the D flip flop SETCNT0 in the last stage out of D flip flops SETCNT0 to 8 in the plurality of stages is in a high level, a Q output from the D flip flop SETCNT0 in the last stage is inverted and output from a toggle flip flop 5 as a frequency division signal DIVOUT.例文帳に追加

複数段のＤフリップフロップＳＦＴＣＮＴ０〜８のうち最終段のフリップフロップＳＦＴＣＮＴ０からの出力信号がハイレベルのときに、最終段のフリップフロップＳＦＴＣＮＴ０からのＱ出力をトグルフリップフロップ５から分周信号ＤＩＶＯＵＴとして反転出力する。 - 特許庁

To improve light guide-out efficiency more of a flip-chip GaN-based light emitting element while taking circumferential media into consideration.例文帳に追加

フリップチップ型のＧａＮ系発光素子において、周囲媒体を考慮し、光取り出し効率をより改善すること。 - 特許庁

For example, logical connection places where the flip-flop direct connection structure is constituted and the fan-out number of the precedent flip-flop 11 is less than the specific number (n) are selected and a delay circuit 14 is inserted into a data signal line DL as the output of the precedent flip-flop 11.例文帳に追加

例えば、フリップフロップ直結構造で且つ前段のフリップフロップ１１のファンアウト数が所定数ｎ以下の論理接続箇所を選出し（図５（ａ））、前段のフリップフロップ１１の出力であるデータ信号線ＤＬに遅延回路１４を挿入する（図５（ｂ））。 - 特許庁

Furthermore, the taken-out data (0) are supplied to a flip flop 7, and expected value data (1) delayed by one clock are formed.例文帳に追加

また、取り出された期待値データ（０）がフリップフロップ７に供給され、１クロック遅延された期待値データ（１）が形成される。 - 特許庁

Next, concerning each pair of flip-flops sequentially selected from a semiconductor integrated circuit to be laid out, the difference between the number of stages of the logic cell which exists on a clock path to one flip-flop and the number of a logic cell, which exists on a clock path to the other flip-flop, is obtained (step S403).例文帳に追加

次に、設計すべき半導体集積回路から順に選択されたフリップフロップの各ペアについて、一方のフリップフロップに至るクロック経路上に存在する論理セルの段数と、他方のフリップフロップに至るクロック経路上に存在する論理セルの段数との差を求める（ステップＳ４０３）。 - 特許庁

A flip-flop (FF(i-1)) on a pre-stage of the specific flip-flop is set to a latch state and in an immediately following cycle, the error determining circuit determines whether the logic level of input/output data of the specific flip-flop is in matching/out of matching, and generates a determination result instruction signal (Err).例文帳に追加

この特定のフリップフロップ前段のフリップフロップ（ＦＦ（ｉ−１））をラッチ状態に設定して、直後のサイクルで、誤り判定回路において、特定フリップフロップの入出力データの論理レベルの一致／判定を行ない、判定結果指示信号（Ｅｒｒ）を生成する。 - 特許庁

The clock signal is supplied to the first flip-flop 2 via a phase control circuit 4, out of the first and second flip-flop 2, 3 provided in both ends of a tested circuit 1 desired to conduct the operation test.例文帳に追加

動作テストを行いたい被テスト回路１の両端に設けられた第１および第２のフリップフロップ２、３のうち、第１のフリップフロップ２に位相制御回路４を介してクロック信号が供給されるようにする。 - 特許庁