first level cacheとは 意味・読み方・使い方

This cache memory device 200 stores registration information of a first-level cache control part 220 in a second-level cache tag.例文帳に追加

キャッシュメモリ装置２００は、第２レベルキャッシュタグに第１レベルキャッシュ制御部２２０の登録情報を記憶させる。 - 特許庁

When a master receives a memory access request, access to a first cache directory in an upper level cache of a cache hierarchy is carried out.例文帳に追加

メモリ・アクセス・リクエストをマスタが受けると、キャッシュ階層の上位レベル・キャッシュの第１キャッシュ・ディレクトリをアクセスする。 - 特許庁

A coherency maintenance processing part 260a retrieves, upon receiving a memory access request from the first-level cache control part 220, the corresponding second-level cache tag, transfers data requested by a processor to a first-level cache, and maintains the coherency between the first-level cache control part 220 and a second-level cache control part based on the registration information recorded in the second-level cache.例文帳に追加

そして、コヒーレンシ維持処理部２６０ａは、第１レベルキャッシュ制御部２２０からメモリアクセス要求を受けた場合に、該当する第２レベルキャッシュタグを検索し、プロセッサの要求するデータを第１レベルキャッシュに転送すると共に、第２レベルキャッシュに記録された登録情報を基にして、第１レベルキャッシュ制御部２２０および第２レベルキャッシュ制御部間のコヒーレンシを維持する。 - 特許庁

A first processor 24a accesses data while using a first level 1 cache 28a and a second processor 24b accesses data while using a second level 2 cache 28b.例文帳に追加

第１のプロセッサ２４ａは、第１のレベル１キャッシュ２８ａを用いてデータにアクセスし、第２のプロセッサ２４ａは、第２のレベル１キャッシュ２８ｂを用いてデータにアクセスする。 - 特許庁

After changing the path route of the transaction, memory information of the remaining level of the directory cache of the first plane is transferred to a directory cache of the second plane (step S13).例文帳に追加

トランザクションのパスルートの変更後、第１のプレーンのディレクトリキャッシュの残りのレベルの記憶情報を第２のプレーンのディレクトリキャッシュに転送する（ステップＳ１３）。 - 特許庁

The multiprocessor integrated circuit 100 has a combination of a first processor 104 and a first level cache 106 powered by a first power terminal 122, and a combination of a second processor 108 and a first level cache 110 powered by a second power terminal 124.例文帳に追加

マルチプロセッサ集積回路100は、第１の電源端子122によって電力供給を受ける第１のプロセッサ104−第１レベルキャッシュ106の組み合わせと、第２の電源端子124によって電力供給を受ける第２のプロセッサ108−第１レベルキャッシュ110の組み合わせとを有する。 - 特許庁

The method includes a step for fetching a first instruction line from a level 2 cache; a step for extracting, from the first instruction line, an address identifying a first data line containing data targeted by a data access instruction contained in the first instruction line or a different instruction line; and a step for prefetching, from the level 2 cache, the first data line using the extracted address.例文帳に追加

方法は、レベル２キャッシュから第１命令ラインをフェッチするステップと、第１の命令ラインから、第１の命令ラインまたは異なる命令ラインに含まれているデータ・アクセス命令のターゲットとされたデータを含む第１のデータ・ラインの識別アドレスを抽出するステップと、抽出されたアドレスを用いて、レベル２キャッシュから第１のデータ・ラインをプリフェッチするステップを含む。 - 特許庁