field-effect-transistor resistorとは 意味・読み方・使い方

A device may be a passive device, e.g. a resistor, or an active device, e.g. a diode, a bipolar transistor or a field effect transistor.例文帳に追加

デバイスは、抵抗のような受動デバイス、あるいはダイオード，バイポーラトランジスタ，または電界効果トランジスタのような能動デバイスとすることができる。 - 特許庁

In the field effect transistor model for performing simulation of AC characteristic and noise characteristic of the field effect transistor, a resistance circuit in which a first resistance generating thermal noise is serially connected to a second resistance generating no thermal noise is connected as a gate resistor of the field effect transistor.例文帳に追加

電界効果トランジスタのＡＣ特性及び雑音特性のシミュレーションを行うための電界効果トランジスタモデルにおいて、熱雑音を発生する第一抵抗と熱雑音を発生しない第二抵抗とを直列に接続した抵抗回路を電界効果トランジスタのゲート抵抗として接続する。 - 特許庁

By such a switching operation, the recovery current of the diode D1 can be made to flow to a bypass having the MOS field effect transistor Q12 and the resistor R12 not to the MOS field effect transistor Q2.例文帳に追加

このようなスイッチング操作により、ダイオードＤ１のリカバリー電流をＭＯＳ電界効果トランジスタＱ２ではなく、ＭＯＳ電界効果トランジスタＱ１２と抵抗Ｒ１２とを有する側路に流すことができる。 - 特許庁

A field-effect transistor is connected in parallel to a low-value resistor for monitoring a current which is required to monitor the charging and discharging operation of the battery.例文帳に追加

バッテリの充放電を監視するために必要な電流監視用低抵抗と並列に、電界効果トランジスタを接続する。 - 特許庁

A gate of the n-channel field effect transistor is connected to a pad electrode PD, while connected to the power source through a load resistor RR.例文帳に追加

ｎ型電界効果トランジスタＴＮ０のゲートは、パッド電極ＰＤに接続されると共に、負荷抵抗ＲＲを介して電源に接続される。 - 特許庁

Even in a condition that the threshold to switch off the field effect transistor Q1 of a control IC25 is high, the current does not flow via the rush current preventive resistor R1.例文帳に追加

制御用ＩＣ25の電界効果トランジスタQ1をオフする閾値が高い状態でも、突入電流防止抵抗R1を介して電流が流れない。 - 特許庁

The gate (G) of the field-effect transistor 64 is connected to the connection point 66 between the oscillation circuit 73 and the resistor R1 via a connection line 65.例文帳に追加

電界効果トランジスタ６４のゲート（Ｇ）が、発振回路７３と抵抗器Ｒ１との接続点６６に接続線６５を介して接続されている。 - 特許庁

A resistor R12 and a bypass switching element Q12 which are connected in series between a drain and a source of an MOS field effect transistor Q2 are arranged at a first leg.例文帳に追加

第１のレグでは、ＭＯＳ電界効果トランジスタＱ２のドレインとソースとの間で直列に接続される抵抗Ｒ１２と側路用スイッチング素子Ｑ１２が設けられている。 - 特許庁