delayed phasesとは 意味・読み方・使い方

A phase difference clock generating section 101 outputs a start signal which is asserted by being delayed by a deviated level of the phase of the clock corresponding to clocks of which the phases are shifted by 90 degrees and the other clocks.例文帳に追加

位相差クロック生成部１０１は、９０度ずつ位相のずれたクロックとその他各クロックに対応し、クロックの位相のずれ分、遅れてアサートされるスタート信号を出力する。 - 特許庁

Not only during repetition but also during transmission, the broadcasting radio wave signal is demultiplexed into a plurality of signals, their amplitudes, phases or frequencies are increased/decreased or delayed less than the guard interval, and the signals may also be multiplexed and transmitted.例文帳に追加

中継でなく送信においても、複数に分岐し、その振幅、位相、あるいは周波数を増減するか、ガードインターバル未満で遅延させ、合波して送信してもよい。 - 特許庁

Therefore, oscillation of an oscillator of the loudspeaker 3 repeats a state of having a phase that matches phases of oscillation of oscillators of loudspeakers 2 and 4 and a state of having a phase delayed relative to them by 180°.例文帳に追加

これにより、スピーカ３の振動子の振動は、スピーカ２、４のそれぞれの振動子の振動に対して位相が一致した状態と、１８０°遅れた状態とを繰り返す。 - 特許庁

Furthermore, the received broadcasting radio wave signal is demultiplexed into a plurality of signals, their amplitudes, phases or frequencies are increased/decreased or delayed less than the guard interval, and the signals may also be multiplexed and retransmitted.例文帳に追加

また、受信した放送電波信号を複数に分岐し、その振幅、位相、あるいは周波数を増減するか、ガードインターバル未満で遅延させ、合波して再送信してもよい。 - 特許庁

After matching the phases of transmission frames received from two transmission lines by phase matching processing sections 40, 41, buffer memories 60, 61 delay the frames by a fixed period and give the delayed frames to selectors 70, 71.例文帳に追加

２つの伝送路からの受信伝送フレームを位相合わせ処理部４０、４１で位相合わせした後、バッファメモリ６０、６１で一定期間遅延させ、セレクタ７０、７１に送出する。 - 特許庁

The phase detection circuit 42 conducts phase-detects, using the difference of phases based on the difference of delay times between the two delayed FM-modulated signals to output a detected signal to an LPF circuit 43.例文帳に追加

位相検波回路４２は、２つの遅延されたＦＭ変調信号間の遅延時間の差に基づく位相差を利用して位相検波を行い、検波信号をＬＰＦ回路４３に出力する。 - 特許庁

The selection control circuit 216 delays phases of video data Vd1f to Vd1f by one stage when the enable pulse Enb is more than a half of a time d_1 delayed behind the data signals Vid1 to Vid6 and advances the phases of the video data Vd1f to Vd1f by one stage when more than the half of the time d_1 advanced.例文帳に追加

選択制御回路２１６は、データ信号Ｖｉｄ１〜Ｖｉｄ６に対してイネーブルパルスＥｎｂが時間ｄ_１の半分値以上遅れていれば、映像データＶｄ１ｆ〜Ｖｄ１ｆの位相を１段遅らせる一方、時間ｄ_１の半分値以上進んでいれば、映像データＶｄ１ｆ〜Ｖｄ１ｆの位相を１段進ませる。 - 特許庁

In the spread spectrum clock generating circuit, a DLL circuit 8 delays the oscillation clock signal CLKO from a VCO 7 and outputs delayed clock signals CLKD1 to CLKD10 having different phases respectively.例文帳に追加

このスペクトラム拡散クロック発生回路において、ＤＬＬ回路８は、ＶＣＯ７からの発振クロック信号ＣＬＫＯを遅延させ、それぞれ位相の異なる遅延クロック信号ＣＬＫＤ１〜ＣＬＫＤ１０を出力する。 - 特許庁