dClkとは 意味・読み方・使い方

A flicker correcting circuit 302 specifies an image display position based on a dot clock DCLK and a horizontal clock HCLK and generates correction signals Vhr, Vhg, Vhb from a preliminarily stored reference correction data Dref based on the display position and respective gradation values of image data DR', DG', DB'.例文帳に追加

フリッカー補正回路３０２は、画像表示位置をドットクロックDCLKと水平クロックHCLKに基づいて特定し、表示位置と画像データＤＲ',ＤＧ',ＤＢ'の各階調値に基づいて、予め記憶している基準補正データＤrefから補正信号Vhr,Vhg,Vhbを生成する。 - 特許庁

At this time, an adjustment amount of the internal clock signal DCLK per adjustment changes when the detection potential is higher than the reference potential.例文帳に追加

このとき、検出電位が基準電位よりも大きいときには内部クロック信号ＤＣＬＫの１回あたりの調整量が変化する。 - 特許庁

The signal is synchronized with a clock DCLK by a flip flop 40 and is inverted by an inverter 42 and is inputted to the enable terminal of a comparator 34.例文帳に追加

そして、フリップフロップ４０で、ＤＣＬＫに同期した信号にした後、インバータ４２で反転して、比較器３４のイネーブル端子に入力する。 - 特許庁

A parallel-series conversion circuit 12 converts the second parallel data into a series data following a reference clock RCLK higher than DCLK.例文帳に追加

並直列変換回路１２は、ＤＣＬＫをより高速な基準クロックＲＣＬＫに従って第２並列データを直列データに変換する。 - 特許庁

A parallel data supply circuit 18 supplies the first parallel data having the effective bit width of 4 or 5 following a frequency-divided clock DCLK.例文帳に追加

並列データ供給回路１８は、有効ビット幅が４又は５ビットの第１並列データを分周クロックＤＣＬＫに従って供給する。 - 特許庁

A sample circuit 20 is provided with a PMOS transistor 21 to which a reference signal Rclk is inputted to a gate and a comparison signal Dclk is inputted to a source.例文帳に追加

サンプル回路２０は、基準信号Ｒｃｌｋがゲートに入力され、比較信号Ｄｃｌｋがソースに入力されるＰＭＯＳトランジスタ２１を備えている。 - 特許庁

A second transmission unit (405) transmits the debug data to the external tool device (501, 502), according to a second clock (DCLK) that differs from the first clock (SCLK).例文帳に追加

第２送信部（４０５）は、第１クロック（ＳＣＬＫ）と異なる第２クロック（ＤＣＬＫ）に基づいてデバッグデータを外部ツール装置（５０１、５０２）へ送信する。 - 特許庁

Source voltage VCC is applied to a source of the pMOS transistor 55a, and a drain is connected to wiring to which a clock signal DCLK is output.例文帳に追加

ｐＭＯＳトランジスタ５５ａのソースには電源電圧ＶＣＣが印加され、ドレインはクロック信号ＤＣＬＫが出力される配線と接続されている。 - 特許庁