clock routingとは 意味・読み方・使い方

The phase skew between data and clock signals on an integrated circuit are reduced by routing clock signals along with the data signals to each circuit block.例文帳に追加

集積回路上のデータ信号とクロック信号の間の位相スキューは、各回路ブロックにデータ信号と共にクロック信号をルーティングすることによって減らされる。 - 特許庁

The reconfigurable logic circuit is reconfigurable to emulate the circuit design using at least one user clock to clock the logic elements and at least one signal routing clock to time multiplex the routing of emulation signals between the reconfigurable logic circuits and to be independent of the user clock.例文帳に追加

再構成可能な論理回路は、論理素子をクロックするための少なくとも１つのユーザクロックと、再構成可能な論理回路間のエミュレーション信号の経路指定を時間多重化し、少なくとも１つのユーザクロックとは独立した少なくとも１つの信号経路指定クロックとを用いて、設計回路をエミュレートするように再構成可能である。 - 特許庁

The placing position is limited such that the clock drivers 13 and 14 generating the CTS are contained only in an area 3 and the end of the H-Tree is connected with the clock drivers 13 and 14 generated by the CTS simultaneously with placement or through simple unidirectional routing.例文帳に追加

ＣＴＳで生成するクロックドライバ１３および１４を領域３内にのみ収めるように配置位置を制限し、Ｈ−Ｔｒｅｅ１５の末端と、ＣＴＳにより生成したクロックドライバ１３および１４との接続は、配置と同時に接続されるかまたは一方向のみ等の単純な配線で接続されるようにしておく。 - 特許庁

Relatively-short interconnect routing is employed between BIST elements in the tests on the RSB and RLB elements in the local area so that the BIST network can inhibit the delay and clock skew effect to the minimum.例文帳に追加

局部領域内のＲＳＢ要素およびＲＬＢ要素のテストはＢＩＳＴ要素の間に比較的短い相互接続ルーティングを使用することによってＢＩＳＴネットワークが遅延およびクロック・スキュー効果を最小限に抑えることを可能にする。 - 特許庁

The present invention relates to a cross-connect apparatus having: a packetizing means for converting CBR signals received from one or more input ports into packet signals; a clock information processing means for extracting clocks of the received CBR signals; a packet switch means for routing the converted packet signals to one or more output ports; and a depacketizing means which uses the extracted clocks to restore the routed packet signals into CBR signals.例文帳に追加

本発明の一態様は、１以上の入力ポートから受信したCBR信号をパケット信号に変換するパケット化手段と、前記受信したCBR信号のクロックを抽出するクロック情報処理手段と、前記変換されたパケット信号を１以上の出力ポートにルーティングするパケットスイッチ手段と、前記抽出されたクロックを用いて、前記ルーティングされたパケット信号をCBR信号に復元する逆パケット化手段とを有するクロスコネクト装置に関する。 - 特許庁