bit error correctingとは 意味・読み方・使い方

In the error correction method, when reading data from a storage area, a bit error is detected using the error correcting code, and bit error information including information about a correct value and the location of the bit error detected in a bit error detection step is written into a predetermined alternative area.例文帳に追加

本発明によるエラー訂正方法は、記憶領域からデータを読み込んだ際、誤り訂正符号を用いてビットエラーの検出を行い、また、前記ビットエラー検出ステップにより検出されたビットエラーの場所及び正しい値の情報を含むビットエラー情報を所定の代替領域に書き込む。 - 特許庁

A message having (k) pieces of m-bit blocks is inputted and it is coded into (m) pieces of n (n>k)-bit binary error correcting code words.例文帳に追加

ｋ個のｍビットブロックのメッセージを入力して、ｍ個のｎ（ｎ＞ｋ）ビット２元誤り訂正符号語に符号化する。 - 特許庁

The reception device 3 receives, demodulates a bit stream corresponding to the converted representative code word (S7) and performs error correction on the bit stream using an error-correcting code (S8).例文帳に追加

受信装置３が、上記変換後の代表符号語に相当するビット系列を受信・復調し（Ｓ７）、該ビット系列に対し誤り訂正符号で誤り訂正を行う（Ｓ８）。 - 特許庁

To increase a probability that an error correction is successful even when the error correction can not be made so far since a bit error exceeding the error correcting capability of an FEC decoder occurs to a transmission line.例文帳に追加

ＦＥＣデコーダの誤り訂正能力以上のビットエラーが伝送路で発生し、いままで誤り訂正できなかった場合であっても、誤り訂正が成功する確率を高める。 - 特許庁

Data transmitted from a transmission node 1 are received by a reception node 1 and a bit error rate is measured by an error-correcting decoder 23.例文帳に追加

送信ノード１より送信されたデータは、受信ノード１により受信され、誤り訂正復号器２３でビットエラーレートが計測される。 - 特許庁

In the bit wash sequence, the real data of a dual port memory 11 are error-corrected by an error detecting and correcting circuit 15, and temporarily stored in a data access register 16, and a new check bit is generated in the error detecting and correcting circuit 15, and both the error-corrected data and the check bit are rewritten in the dual port memory 11.例文帳に追加

このビットウォッシュシーケンスでは、まずデュアルポートメモリ１１の実データを誤り検出訂正回路１５で誤り訂正した上でデータアクセスレジスタ１６へと一旦格納した後に、誤り検出訂正回路１５で新たなチェックビットを発生して、そのチェックビットとともに、デュアルポートメモリ１１に再書き込みする。 - 特許庁

To provide an error correction decoding method and device capable of correcting a burst error by detecting the burst error in order from the head bit of a receiving bit and using a syndrome for random error correction.例文帳に追加

受信ビットの先頭ビットから順にバースト誤りの検出ができるようにし、また、ランダム誤り訂正のためのシンドロームを用いてバースト誤り訂正ができるようにした誤り訂正復号方法および装置を提供する。 - 特許庁

To provide an error correction apparatus capable of easily correcting the 2-bit errors of a nonvolatile memory.例文帳に追加

不揮発性メモリの２ビット誤り訂正を容易に行なうことが可能な誤り訂正装置を提供すること。 - 特許庁