automatic logic synthesisとは 意味・読み方・使い方

To provide an automatic high-order synthesis method which restrains a decrease in degree of flexibility due to the integration of variable array in a high-order synthesis and generates the RTL description of a logic circuit which is small in circuit area and operates at a high-speed, and a high-order synthesis program therefor.例文帳に追加

変数配列の統合による高位合成での自由度の減少を抑制し、回路面積が小さく、高速動作が可能な論理回路のＲＴＬ記述を生成する自動高位合成方法及び高位合成プログラムを提供する。 - 特許庁

According to the net list 16 generated by the logic synthesis apparatus 10, the automatic arranging and wiring apparatus 18 performs automatic arrangement and wiring so that the special cell 20 having a terminal 21 is included in the top layer.例文帳に追加

そして、論理合成装置１０で生成されたネットリスト１６に基づき、自動配置配線装置１８が、最上位層に端子２１を有する特殊セル２０を含み自動配置配線を行う。 - 特許庁

By designating the value to perform the logic emulation, the logical value is expressed with the plural physical signals (the round-up integer of Log2 < designated value) and by performing logic synthesis for dealing with multi-value and automatic arrangement/automatic wiring and mapping that information to a programmable gate array, the multivalued logic emulation can be performed.例文帳に追加

何値で論理エミュレーションを実施するかを指定することにより、論理値を複数（Ｌｏｇ２＜指定値＞の切り上げ整数）の物理信号で表現し、多値対応論理合成及び自動配置・自動配線を行い、その情報をプログラム可能ゲート・アレイにマッピングすることにより、多値論理エミュレーションを実行可能とする。 - 特許庁

To provide a test clock circuit automatic insertion method capable of automatically inserting a test circuit capable of detecting a delay failure in an LSI after logic synthesis and reducing test facilitation design manhour.例文帳に追加

論理合成後のＬＳＩに遅延故障の検出が可能なテスト回路を自動挿入することができ、テスト容易化設計工数の低減化を図ることができるテストクロック回路自動挿入方法を提供する。 - 特許庁

To obtain a logic synthesis apparatus, an automatic arranging and wiring apparatus, and a semiconductor integrated circuit which can automatically insert a special cell for observing a desired signal through an EB tester by leading it out to a top layer.例文帳に追加

所望の信号を最上位層に引き出し、ＥＢテスタで観測するための特殊セルを自動で挿入することができる論理合成装置、自動配置配線装置および半導体集積回路を得ること。 - 特許庁

An automatic layout tool places 103 macro cells according to a net list 102 created by logic synthesis, and a physical information extraction step 104 extracts physical information about the macro cells and adds the extracted physical information to instance names of the macro cells to create a physical-information-incorporated net list 106.例文帳に追加

論理合成で作成されたネットリスト１０２に対して自動レイアウトツールでマクロセルの配置１０３を行い、物理情報抽出工程１０４でマクロセルの物理情報を抽出し、抽出された物理情報をマクロセルのインスタンス名に付与して物理情報込みネットリスト１０６を作成する。 - 特許庁