automatic logic designとは 意味・読み方・使い方

LOGIC CIRCUIT AND ITS AUTOMATIC DESIGN DEVICE例文帳に追加

論理回路及びその自動設計装置 - 特許庁

AUTOMATIC ASSERTION GENERATOR AND LOGIC CIRCUIT DESIGN VERIFICATION METHOD例文帳に追加

アサーション自動生成装置および論理回路設計検証方法 - 特許庁

In the automatic layout and wiring design method, a transition coefficient (signal transition coefficient) regulating operations of a signal between cells is found from logic design verification data created by a logic circuit design apparatus 200, and layout design is performed with the signal transition coefficient as an evaluation reference.例文帳に追加

論理回路設計装置２００で作成されたロジック設計時の検証データから、各セル間の信号の動作を規定する遷移係数（信号遷移係数）を求め、この信号遷移係数を評価基準としてレイアウト設計を行う。 - 特許庁

Namely, reliability in the result of the logic synthesis is improved, it is not necessary to repeat the logic synthesis and automatic layout wiring, and a period for design can be shortened.例文帳に追加

つまり、論理合成結果の信頼性が向上し、論理合成と自動配置配線とを繰り返す必要が無くなり、設計期間を短縮することができる。 - 特許庁

For example, a plurality of logic cells 2 for cell base design generated according to algorithm of automatic arrangement wiring are connected to a first power wiring 1a and a second power wiring 1b and one logic cell group (ROW) 3 is formed.例文帳に追加

たとえば、自動配置配線のアルゴリズムに則って発生される、セルベース設計のための複数のロジックセル２を、第１電源配線１ａと第２電源配線１ｂとに接続させて、一つのロジックセル群（ＲＯＷ）３を形成する。 - 特許庁

To provide a test clock circuit automatic insertion method capable of automatically inserting a test circuit capable of detecting a delay failure in an LSI after logic synthesis and reducing test facilitation design manhour.例文帳に追加

論理合成後のＬＳＩに遅延故障の検出が可能なテスト回路を自動挿入することができ、テスト容易化設計工数の低減化を図ることができるテストクロック回路自動挿入方法を提供する。 - 特許庁