asynchronous logic circuitとは 意味・読み方・使い方

To release asynchronous reset in an object logic circuit block without generating any meta stable state.例文帳に追加

メタステーブル状態を発生させることなく、対象論理回路ブロックにおける非同期リセットを解除する。 - 特許庁

The method of verifying asynchronous circuit defines the metastable state of output data according to whether or not the input data of a logic circuit is different from a value held by the logic circuit when the clock signal of the logic circuit is active, generates a prescribed value accompanying the metastable state and outputs the prescribed value from the logic circuit only for a fixed period in the case of verifying the operation of an asynchronous logic circuit.例文帳に追加

本発明に係る非同期回路の検証方法は、非同期の論理回路の動作を検証する場合に、論理回路のクロック信号がアクティブな状態のときに、論理回路の入力データがその論理回路に保持された値と異なるか否かによって、出力データのメタステーブル状態を定義し、このメタステーブル状態に伴う所定の値を発生して論理回路から一定期間だけ出力させるものである。 - 特許庁

In the verification of the operation of a logic circuit 902 operable synchronously with a specific synchronous signal wherein an asynchronous signal independent of the synchronous signal is input into the logic circuit, an asynchronous signal selection mechanism 901 selects either the asynchronous signal or a synchronous signal synchronizing the asynchronous signal to input the selected signal into the logic circuit 902.例文帳に追加

固有の同期信号に同期して動作する論理回路９０２に対して、同期信号と独立した非同期信号が入力される場合の論理回路の動作を検証する際に、非同期信号選択機構９０１で、非同期信号もしくはその非同期信号を同期化した同期信号の何れかを選択し、選択した信号を論理回路９０２に入力することで検証を行う。 - 特許庁

To achieve logic equivalence verification before and after the change of a circuit accompanied by re-timing in an inter-asynchronous clock data transfer section.例文帳に追加

非同期クロック間データ転送部分でのリタイミングを伴う回路変更前後での論理等価検証ができるようにする。 - 特許庁

To provide an asynchronous logic circuit verification device which can perform logic verification in a state close to a real machine without a setting constraint such as clock frequency and its method, and a program.例文帳に追加

クロック周波数などの設定制約がなく、実機に近い状況で論理検証を行うことが可能な非同期論理回路検証装置およびその方法、並びにプログラムを提供する。 - 特許庁

Thus, various delay states are prepared in the logic simulation stage of the RTL31 prior to logic synthesis, and to accurately and efficiently perform the operation verification of the asynchronous circuit.例文帳に追加

これにより、論理合成前のＲＴＬ３１の論理シミュレーション段階で各種遅延状態を作り出し、非同期回路の動作検証を精度良く効率的に行うことができる。 - 特許庁

To efficiently detect a malfunction possible in an actual device owing to a delay difference between different paths in which an asynchronous signal reaches a logic circuit.例文帳に追加

実機で発生し得る非同期信号が論理回路に到達するまでのそれぞれの経路に遅延差があることに起因する誤動作を効率良く検出する。 - 特許庁

Erroneous operation can be easily detected, when a logic synthesis means 2 generates the netlist 11 by logic synthesis, an extraction means 3 extracts delay information and an asynchronous circuit part 13 from the generated netlist, a delay information processing means 4 processes the delay information to prolong an erroneous operation occurrence term of the asynchronous circuit part 13, and a simulation means 5 verifies the asynchronous circuit by using the processed delay information.例文帳に追加

論理合成手段２は論理合成によってネットリスト１１を生成し、抽出手段３は生成したネットリスト１１から遅延情報と非同期回路部１３を抽出し、遅延情報加工手段４は遅延情報１２を加工して非同期回路部１３の誤動作発生期間を引き延ばし、シミュレーション手段５は加工した遅延情報を用いて非同期回路の検証を行うことで、誤動作を発見しやすくなる。 - 特許庁