asynchronous circuit designとは 意味・読み方・使い方

The asynchronous circuit design tools include a translator provided with a transformation means for transforming a code written in an asynchronous circuit design language, which is based on a standard HDL and includes minimal primitives for allowing the communications between asynchronous processes, into a code written in a standard HDL, which is for synchronous circuit design.例文帳に追加

非同期回路設計ツールは、同期回路設計用のハードウエア記述言語に非同期プロセス間通信を可能とするプリミティブが付加された非同期回路設計言語によって記述されたコードを同期回路設計用のハードウエア記述言語に変換する変換手段を備えたトランスレータを含む。 - 特許庁

To suppress decrease in design efficiency, increase in circuit scale and power consumption, in the design of an asynchronous substitution functional circuit.例文帳に追加

非同期置換型機能回路の設計において設計効率の低下、回路規模の増大、消費電力の増大を抑えることを課題とする。 - 特許庁

An asynchronous path is detected based on design data, and on the asynchronous path, an external control synchronizer 10 and a control circuit 15 are arranged.例文帳に追加

設計データに基づき、非同期パスが検出され、非同期パス上に外部制御シンクロナイザ１０と、制御回路１５とが配置される。 - 特許庁

Codes described in the asynchronous circuit design language are converted to the hardware description language for synchronous circuit design, whereby function verifications in circuit design can be performed by a simulator on the market for synchronous circuits.例文帳に追加

非同期回路設計言語で記述されたコードを同期回路設計用のハードウエア記述言語に変換することで、同期回路用の市販シミュレータで回路設計の機能検証を行うことが可能となる。 - 特許庁

To provide a synchronous circuit capable of designing a circuit by using design environment of the synchronous circuit and reducing power consumption like an asynchronous circuit, and to provide its design method.例文帳に追加

同期式回路の設計環境を使用して回路設計を行うことができ、なおかつ非同期式回路のように低消費電力を実現することができる同期式回路およびその設計方法を提供する。 - 特許庁

To provide the asynchronous circuit of which a clock generator is not required, which is suitable for the asynchronous circuit with low-power consumption and which is easy to achieve hazard countermeasures and estimation of delays, and which is simple to design.例文帳に追加

クロックジェネレータ不要で消費電力が小さい非同期回路に好適であって、ハザード対策及び遅延の見積もりが容易で設計が簡単な非同期回路を提供することを目的としている。 - 特許庁

To provide a symmetric asynchronous interface circuit for speeding up the processing, minimizing the overhead time, expanding the versatility of design, and preventing a malfunction.例文帳に追加

処理を高速化し、オーバヘッド時間を最小化し、設計の汎用性を拡大し、誤動作を防止する対称型非同期インタフェース回路を提供する。 - 特許庁

A storage element inside a sequential circuit is identified to circuit design data including a sequential circuit reset by an asynchronous reset signal and a sequential circuit not reset by the asynchronous reset signal in a process 8, and a flag circuit showing whether the storage element holds effective data or not is added to each storage element in a process 11 and a process 12.例文帳に追加

非同期リセット信号でリセットされる順序回路と非同期リセット信号ではリセットされない順序回路とを含む回路設計データに対して、工程８で順序回路中の記憶素子を識別し、工程１１および工程１２で前記記憶素子が有効なデータを保持しているか否かを示すフラグ回路をそれぞれの記憶素子に対して付加する。 - 特許庁