address linesとは 意味・読み方・使い方

The address driving part 3 applies an address driving signal by a display data signal inputted on corresponding address electrode lines.例文帳に追加

アドレス駆動部3は入力される表示データ信号によるアドレス駆動信号を相応するアドレス電極ラインに印加する。 - 特許庁

The addressing circuit (250) has a first set of address lines (116) and a second set of address lines (126) for addressing the crosspoint memory array (25).例文帳に追加

アドレス指定回路(250)は、クロスポイントメモリアレイ(25)をアドレス指定するための第１の組のアドレスライン(116)と第２の組のアドレスライン(126)を有する。 - 特許庁

The plasma display device includes a plurality of scan lines including first and second display lines, a plurality of address lines crossing the plurality of scan lines, and pluralities of first and second discharge cells respectively defined by the plurality of first display lines and the plurality of address lines and by the plurality of second display lines and the plurality of address lines.例文帳に追加

前記装置は、第１及び第２表示ラインを各々含む複数の走査ライン、複数の走査ラインと交差する方向に形成されている複数のアドレスライン、複数の第１表示ラインと複数のアドレスラインにより、各々形成される複数の第１放電セル及び複数の第２表示ラインと複数のアドレスラインにより、各々形成される複数の第２放電セルを含む。 - 特許庁

An electronic paper driving circuit (20) which drives horizontal address lines 14 and vertical address lines 16 is connected to the electronic paper (10) through a cable (22).例文帳に追加

水平アドレス線１４及び垂直アドレス線１６を駆動する電子ペーパ駆動回路（２０）を、ケーブル（２２）を介して電子ペーパ（１０）に接続する。 - 特許庁

The address lines of the circuit boards are connected to the terminals of the input connectors.例文帳に追加

回路基板のアドレス線は、入力コネクタの端子に結合される。 - 特許庁

The image processing section 107 is controlled so that a write-address at writing pixel data of odd lines in an SRAM 701 may get larger than a read-address and the write-address at writing the pixel data of even lines may get smaller than the read-address.例文帳に追加

画像処理部107は、SRAM701に奇数ラインの画素データを書込む時の書込みアドレスは読出しアドレスより大きく、偶数ラインの画素データを書込む時の書込みアドレスは読出しアドレスより小さくなるように制御する。 - 特許庁

When the number of lines measured by a line number measuring part 42 reaches the predetermined number of lines, a transfer origin address generating part 43 adds an offset address set by an offset address setting part 41 to a transfer origin address, and outputs it to a memory A32 as an address.例文帳に追加

ライン数計数部４２によって計数されたライン数が所定ライン数の場合に、転送元アドレス生成部４３が、転送元アドレスにオフセットアドレス設定部４１に設定されたオフセットアドレスを加算してメモリＡ３２にアドレスとして出力する。 - 特許庁

CPUs 30 and 40 are connected to such network 60 as the Ethernet (R) via connection lines 50a and 50b, respectively, The CPUs 30 (40) comprise system control sections 32 (42), MAC address/IP address control sections 33 (43), and MAC address/IP address setting sections 34 (44).例文帳に追加

ＣＰＵ３０（４０）は、系制御部３２（４２）、ＭＡＣアドレス／ＩＰアドレス制御部３３（４３）およびＭＡＣアドレス／ＩＰアドレス設定部３４（４４）を有する。 - 特許庁