Tunnel field-effect transistorとは 意味・読み方・使い方

There is provided a field-effect transistor comprising: two current tunnel layers 105 formed on a barrier layer 103 so as to interpose a gate electrode 104 and be separated from each other; and two cap layers 106 each formed on each of the current tunnel layers 105.例文帳に追加

ゲート電極１０４を挟んで各々離間して障壁層１０３の上に接して形成された２つの電流トンネル層１０５と、各々の電流トンネル層１０５の上に形成された２つのキャップ層１０６とを備える。 - 特許庁

To provide a laminate having a Heusler alloy epitaxial-grown on a semiconductor layer, and to provide semiconductor devices using the laminate having a Heusler alloy such as a spin MOS field-effect transistor and a tunnel magnetoresistance effect element.例文帳に追加

半導体層上にエピタキシャル成長したホイスラー合金を有する積層体、及び前記ホイスラー合金を有する積層体を用いたスピンＭＯＳ電界効果トランジスタ及びトンネル磁気抵抗効果素子などの半導体装置を提供する。 - 特許庁

To prevent a deterioration of a metal and a metal oxide of a gate electrode or a gate insulating film due to a high temperature process, in manufacturing a field effect transistor (Schottky barrier MOSFET) utilizing a Schottky tunnel junction useful for an ULSI.例文帳に追加

ULSIに有用なショットキー・トンネル接合を利用した電界効果型トランジスタ（ショットキー障壁型MOS FET ）の製造において、ゲート電極やゲート絶縁膜の金属及び金属酸化物が高温プロセスにより劣化するのを防止する。 - 特許庁

The MOS field effect transistor type quantum dot light-emitting element comprises a semiconductor substrate, a tunnel SiO_2 layer formed on the semiconductor substrate, a quantum dot which includes Ge nucleus within Si shell formed on the tunnel SiO_2 layer, a control SiO_2 layer formed on the quantum dot and tunnel SiO_2 layer, and a gate electrode layer formed on the control SiO_2 layer.例文帳に追加

ＭＯＳ電界効果トランジスタ型量子ドット発光素子は、半導体基板と、該半導体基板上に形成されたトンネルＳｉＯ_２層と、該トンネルＳｉＯ_２層上に形成されたＳｉ殻内にＧｅ核を内包した量子ドットと、該量子ドット上及び前記トンネルＳｉＯ_２層上に形成されたコントロールＳｉＯ_２層と、該コントロールＳｉＯ_２層上に形成されたゲート電極層と、を有する。 - 特許庁

The floating gate type electric field effect transistor Tr has a source 13 and a drain 14 formed in a P type well provided in the N type well of a P type semiconductor board 10, a floating gate 16 formed through a tunnel oxidation film 15 between the sources 13 and the drains 14, and a control gate 18 formed through an interlayer insulation film 17 on the floating gate 16.例文帳に追加

浮遊ゲート型電界効果トランジスタＴｒは、Ｐ型半導体基板１０のＮ型ウエル内に設けられたＰ型ウエル内に形成されたソース１３，ドレイン１４と、ソース１３，ドレイン１４間上にトンネル酸化膜１５を介して形成された浮遊ゲート１６と、浮遊ゲート１６上に層間絶縁膜１７を介して形成された制御ゲート１８とを有する。 - 特許庁