Rdlとは 意味・読み方・使い方

Read data line pair RDL and /RDL are arranged by each of four memory cell arrays and the column selection in data reading out is performed by four sub-read source lines SRGL.例文帳に追加

リードデータ線対ＲＤＬ，／ＲＤＬは、４個のメモリセル列ごとに配置され、データ読出におけるコラム選択は、４本のサブリードソース線ＳＲＧＬによって行なわれる。 - 特許庁

Consequently, timing when a counter circuit 42 ends a count operation is matched with timing when an RDL latch circuit 43 holds outputs of each of an inverting circuit 40a and a NAND circuit 40b.例文帳に追加

これにより、カウンタ回路42がカウント動作を終了するタイミングとRDLラッチ回路43が各反転回路40a及びNAND回路40bの出力を保持するタイミングとを揃えることができる。 - 特許庁

Therefore, since a pair of read-data line RDL,/RDL and a pair of write-data line WDL,/WDL are not connected directly to a pair of bit line BL,/BL, the data signal of the pair of bit line BL,/BL is never destroyed by a noise caused in the pair of data line DL,/RDL; WDL,/WDL.例文帳に追加

したがって、リードデータ線対ＲＤＬ，／ＲＤＬおよびライトデータ線対ＷＤＬ，／ＷＤＬとビット線対ＢＬ，／ＢＬとは直接接続されないので、データ線対ＲＤＬ，／ＲＤＬ；ＷＤＬ，／ＷＤＬに生じたノイズによってビット線対ＢＬ，／ＢＬのデータ信号が破壊されることがない。 - 特許庁

The RDL 14 is made of an alloy including Ti/Cu/Au alloy or Ti/Cu/Ni/Au alloy.例文帳に追加

ＲＤＬ１４は、Ｔｉ／Ｃｕ／Ａｕ合金またはＴｉ／Ｃｕ／Ｎｉ／Ａｕ合金を備える合金から作られる。 - 特許庁

A current source 63 for supplying an intermediate current between '0' and '1' is connected to the reference data line RDL, and a dummy data line capacitor CR corresponding to the capacity of the data line DL is connected to the reference data line RDL.例文帳に追加

参照データ線ＲＤＬには“０”，“１”セルの中間の電流を流す電流源６３が接続され、またデータ線ＤＬの容量に対応するダミーデータ線容量ＣＲが接続される。 - 特許庁

A second dielectric layer is formed on the first RDL and a second die is mounted on a second dielectric layer.例文帳に追加

第２誘電層は第１ＲＤＬ上に形成され、第２ダイは第２誘電層上に取り付けられる。 - 特許庁

A control signal adjustment circuit 45 receives a start pulse ϕRDLIST_DLY 13, a count enable signal ϕCNTEN_DLY 14 and an RDL latch signal ϕRDLLAT_DLY 15, and outputs the ϕCNTEN_DLY 14 and the ϕRDLLAT_DLY 15 while uniformizing the falling timing of them by ORing and outputting the ϕRDLST_DLY 13 and the ϕCNTEN_DLY 14.例文帳に追加

制御信号調整回路45は、スタートパルスφRDLST_DLY13とカウントイネーブル信号φCNTEN_DLY14とRDLラッチ信号φRDLLAT_DLY15を受け、φRDLST_DLY13とφCNTEN_DLY14の論理和を取って出力することにより、φCNTEN_DLY14とφRDLLAT_DLY15の立下りのタイミングを揃えて出力する。 - 特許庁

A dielectric layer is formed on the die and the substrate, and a re-distribution conductive layer (RDL) is formed on the dielectric layer, wherein the RDL is coupled to the die and the conductive wiring and the dielectric layer has an opening to expose the micro lens.例文帳に追加

誘電層はダイと基板の上に形成され、再分配伝導層（ＲＤＬ）が誘電層の上に形成され、ＲＤＬがダイおよび導電性配線と接続され、誘電層がマイクロレンズを露出するための開口を有する。 - 特許庁