RBL1とは 意味・読み方・使い方

Reference bit lines RBL0 and RBL1 are formed along bit lines BL and reference cells RC0 and RC1 are arranged at the intersection point positions of the reference bit lines RBL0 and RBL1 and word lines WL.例文帳に追加

ビット線ＢＬに沿って、基準ビット線ＲＢＬ０、ＲＢＬ１を形成し、この基準ビット線ＲＢＬ０、ＲＢＬ１とワード線ＷＬとの交点位置に、基準セルＲＣ０、ＲＣ１を配置する。 - 特許庁

Write-word lines WWL1 to WWLm and read-bit lines RBL1 to RBLm are arranged corresponding to columns of the magnetic material memory cells.例文帳に追加

ライトワード線ＷＷＬ１〜ＷＷＬｍおよびリードビット線ＲＢＬ１〜ＲＢＬｍは、磁性体メモリセルの列に対応して配置される。 - 特許庁

The other ends of the TMR elements 12 are independently connected to read bit lines RBL1-RBL4/write word lines WWL1-WWL4.例文帳に追加

ＴＭＲ素子１２の他端は、それぞれ独立に、読み出しビット線ＲＢＬ１〜ＲＢＬ４／書き込みワード線ＷＷＬ１〜ＷＷＬ４に接続される。 - 特許庁

The voltage of a reference bit line RBL1 is changed through an NMOS transistor connected between the reference bit line RBL1 and a reference virtual ground line RVGL2 in a second reference memory cell 30-2 and the voltage of a dummy bit line DBL is changed through a transistor in a second dummy memory cell 30-3.例文帳に追加

第２基準メモリーセル３０−２の基準ビットラインＲＢＬ１と基準仮想接地ラインＲＶＧＬ２との間に連結されているＮＭＯＳトランジスタを通じて基準ビットラインＲＢＬ１の電圧を変化させ、第２ダミーメモリーセル３０−３のトランジスターを通じてダミービットラインＤＢＬの電圧を変化させる。 - 特許庁

The read out bit lines RBL1-RBL4/write word lines WWL1-WWL4 are connected to common data lines 30 via a row selection switch RSW2.例文帳に追加

読み出しビット線ＲＢＬ１〜ＲＢＬ４／書き込みワード線ＷＷＬ１〜ＷＷＬ４は、ロウ選択スイッチＲＳＷ２を経由して、共通データ線３０に接続される。 - 特許庁

Read bit lines RBL1-RBL4/write word lines WWL1-WWL4 are connected to a common data line 30 via a row selection switch RSW2.例文帳に追加

読み出しビット線ＲＢＬ１〜ＲＢＬ４／書き込みワード線ＷＷＬ１〜ＷＷＬ４は、ロウ選択スイッチＲＳＷ２を経由して、共通データ線３０に接続される。 - 特許庁

The transistor QN5 has a source and a drain that are connected to a read word line XRWL1 and a read bit line RBL1, and a gate that is connected to a storage node n1.例文帳に追加

トランジスタＱＮ５は、ソースとドレインがリードワード線ＸＲＷＬ１とリードビット線ＲＢＬ１に接続されており、ゲートが記憶ノードｎ１に接続されている。 - 特許庁