QEとは 意味・読み方・使い方

Smooth curves f(t), g(t), h(t) to pass points (Pi, j, Pi, j+1, Qs, Qe, Rs, Re) on both ends of the respective segments are calculated.例文帳に追加

これら各線分の両端の点（Ｐ_i,j、Ｐ_i,j+1、Ｑｓ、Ｑｅ、Ｒｓ、Ｒｅ）を通る滑らか曲線ｆ（ｔ）、ｇ（ｔ）、ｈ（ｔ）を求める。 - 特許庁

In a connecting part 103 on the bottom face side of the horizontal portion 101, the plate-like extraction electrode 100 is electrically connected with an emitter electrode Qe.例文帳に追加

水平部分１０１の下面側の接続部位１０３において、板状取出し電極１００はエミッタ電極Ｑｅと電気的に接続される。 - 特許庁

Then in accordance with a change in a real intake-air flow Qe which occurs lagging behind the change in the target intake-air flow, the piston motion is switched stepwise on a cylinder-by-cylinder basis.例文帳に追加

この目標吸気量の変更から遅れて生じる実吸気量Ｑｅの変化に応じて、ピストンモーションの切換を一気筒ずつ段階的に行う。 - 特許庁

A modulus module 78 decides an early modulus Re from the early correlations Pe and Qe and a late modulus R1 from the slow correlations P1 and Q1.例文帳に追加

モジュラス・モジュール７８は、早い相関Ｐｅ、Ｑｅから早いモジュラスＲｅをそして遅い相関Ｐｌ、Ｑｌから遅いモジュラスＲｌを決定する。 - 特許庁

A pair of pits (QD, QE) coded for every one track is formed by providing a control information area ARS of each track with a clock information pit QC and successively, a gray code area ARG.例文帳に追加

各トラックの制御情報領域ＡＲ_S には、クロック情報ピットＱ_C を設け、つづいてグレーコード領域ＡＲ_G を設け、１トラック毎にコード化された一対ピット（Ｑ_D ，Ｑ_E ）が形成される。 - 特許庁

A device includes: an array detector; and a quantum efficiency (QE) improvement device disposed, such that the quantum efficiency improvement device is within a path of rays incident onto the array detector.例文帳に追加

装置であって、アレイ検出器と、該アレイ検出器が使用される場合に、該アレイ検出器上に入射する光線の経路内にあるように配置される量子効率（ＱＥ）向上デバイスとを備えている、装置。 - 特許庁

The body regions of the transistors Qn1, Qn2, Qp1, Qp2, Qpc, Qe, Qb, Qd, Qm, Qio in a sense amplifier 20, a precharger circuit 23, bit line selector circuits 26A and 26B, a memory cell 27, a dummy cell 28, and a column selector circuit 29 for DRAMs are electrically fixed.例文帳に追加

ＤＲＡＭのセンスアンプ２０、プリチャージ回路２３、ビット線選択回路２６Ａ，２６Ｂ、メモリセル２７、ダミーセル２８およびコラム選択回路２９におけるトランジスタＱｎ１，Ｑｎ２，Ｑｐ１，Ｑｐ２，Ｑｐｃ，Ｑｅ，Ｑｂ，Ｑｄ，Ｑｍ，Ｑｉｏのボディ領域を電気的に固定した。 - 特許庁

The body regions of transistors Qn1, Qn2, Qp1, Qp2, Qpc, Qe, Qb, Qd, Qm, Qio in a sense amplifier 20, a precharger circuit 23, bit line selector circuits 26A, 26B, a memory cell 27, a dummy cell 28, and a column selector circuit 29 for the DRAM are fixed electrically.例文帳に追加

ＤＲＡＭのセンスアンプ２０、プリチャージ回路２３、ビット線選択回路２６Ａ，２６Ｂ、メモリセル２７、ダミーセル２８およびコラム選択回路２９におけるトランジスタＱｎ１，Ｑｎ２，Ｑｐ１，Ｑｐ２，Ｑｐｃ，Ｑｅ，Ｑｂ，Ｑｄ，Ｑｍ，Ｑｉｏのボディ領域を電気的に固定した。 - 特許庁