N-channel metal oxide semiconductorとは 意味・読み方・使い方

The shorting transistor which can be either a P-channel Metal Oxide Semiconductor (PMOS) device or an N-channel Metal Oxide Semiconductor (NMOS) device and can be controlled utilizing the same clock that enables the drive of the signals between which charge-sharing occurs.例文帳に追加

短絡トランジスタはＰチャネル金属酸化膜半導体（ＰＭＯＳ）デバイスまたはＮチャネル金属酸化膜半導体（ＮＭＯＳ）デバイスのいずれかであり、電荷共有が起きる間での信号の起動を可能にする同じクロックを利用して制御されることができる。 - 特許庁

A P channel MOS transistor 103 and an N channel MOS transistor 104 are respectively connected between the power terminal VDD of a CMOS (complimentary metal oxide semiconductor) inverter consisting of a P channel MOS transistor 101 and an N channel MOS transistor 102 and a ground terminal.例文帳に追加

ＰチャネルＭＯＳトランジスタ１０１とＮチャネルＭＯＳトランジスタ１０２とから構成されるＣＭＯＳインバータの電源端子ＶＤＤと接地端子との間に、それぞれＰチャネルＭＯＳトランジスタ１０３及びＮチャネルＭＯＳトランジスタ１０４を接続する。 - 特許庁

An nMOS (n-channel metal oxide semiconductor) transistor 103 is provided inside the trench isolation region, and a control circuit is provided within the RESURF isolation region but outside of the trench isolation region.例文帳に追加

ｎＭＯＳトランジスタ１０３はトレンチ分離領域内に、制御回路はＲＥＳＵＲＦ分離領域内であってトレンチ分離領域外にそれぞれ設けられている。 - 特許庁

A transistor M5 of a level shift circuit 10 is connected between V_BOOT and V_LX, and generates an output signal for driving the gate of a high-side NMOS (N-channel Metal-Oxide Semiconductor) transistor MA.例文帳に追加

レベルシフト回路１０が有するトランジスタＭ５は、Ｖ＿ＢＯＯＴとＶ＿ＬＸの間に結合され、ハイサイドＮＭＯＳトランジスタＭＡのゲートを駆動するための出力信号を生成する。 - 特許庁

In a representative complementary metal oxide semiconductor (CMOS) implementation, the gate of the N-channel output transistor in the final inverter stage may be driven below VSS in Sleep Mode while, alternatively, the corresponding P-channel transistor can be driven above VCC.例文帳に追加

代表的な相補金属酸化物半導体（ＣＭＯＳ）実現例では、最終インバータ段のＮチャネル出力トランジスタのゲートは、スリープモードではＶＳＳよりも下で駆動され得、これに代えて、対応のＰチャネルトランジスタはＶＣＣよりも上で駆動され得る。 - 特許庁

The oscillation circuit comprises: a differential LC resonance circuit comprising a capacitive element C1 and an L load differential circuit including inductor variable sections Lvar1, Lvar2; and a positive feedback circuit comprising N-channel MOS (metal oxide semiconductor) transistors M1, M2.例文帳に追加

発振回路は、インダクタ可変部Ｌｖａｒ１，Ｌｖａｒ２を含むＬ負荷差動回路と容量素子Ｃ１とからなる差動型ＬＣ共振回路と、ＮチャネルＭＯＳトランジスタＭ１，Ｍ２とからなる正帰還回路とから構成される。 - 特許庁

This input stage is provided with a couple of N-channel depletion metal oxide semiconductor field effect (NMOS) TRs that are connected to bulk terminals of the differential pair of the PMOS TRs to receive an input signal.例文帳に追加

本入力段は、ＰＭＯＳトランジスタの差動対のバルク端子に接続されて入力信号を受け取る、一対のＮチャネルデプレッション型金属酸化物半導体電界効果（ＮＭＯＳ）トランジスタをさらに備える。 - 特許庁

For example, a pull-down process may be performed using one or more N-channel metal oxide film semiconductor field-effect (NMOS) transistors 220, 222, 224 while a pull-up process may be performed using one or more resistors 210.例文帳に追加

例えば、プルダウン処理は、一以上のＮチャンネル金属酸化膜半導体電界効果（ＮＭＯＳ）トランジスタ２２０，２２２，２２４を用いて実行してもよく、一方、プルアップ処理は、一以上の抵抗２１０を用いて実行してもよい。 - 特許庁