INSTRUCTION SET ARCHITECTUREとは 意味・読み方・使い方

The apparatus contains a DSP core (4) that performs computations in accordance with a reduced instruction set (RISC) architecture.例文帳に追加

この装置は、減少した命令セツト（RISC：reduced instruction set）方式に従って計算を行うＤＳＰコア（４）を含む。 - 特許庁

To provide a method and architecture for a customizable instruction set processor.例文帳に追加

カスタマイズ可能な命令セット・プロセッサの方法およびアーキテクチャが提供される。 - 特許庁

To provide a processor element to be constituted so as to execute 32-bit fixed length instruction set architecture and with backward compatibility with 16-bit fixed length instruction set architecture.例文帳に追加

３２ビット固定長命令セットアーキテクチャを実行するように構成され、１６ビット固定長命令セットアーキテクチャと後方互換性を持つプロセッサエレメントを提供すること。 - 特許庁

METHOD FOR COMPILING ASSEMBLY LANGUAGE CODE FOR INSTRUCTION SET ARCHITECTURE INCLUDING NEW INSTRUCTION USING CONVENTIONAL ASSEMBLER例文帳に追加

従来のアセンブラを用いた新規の命令を含む命令セットアーキテクチャ用のアセンブリ言語コードをコンパイルする方法 - 特許庁

To provide an instruction set architecture that achieves a software emulation environment with high performance.例文帳に追加

パフォーマンスの高いソフトウエアエミュレーション環境を実現する命令セットアーキテクチャを提供する。 - 特許庁

The polynomial arithmetic instructions 3010 are provided in an instruction set architecture (ISA).例文帳に追加

多項式演算インストラクション３０１０が、インストラクション設定アーキテクチャ（ＩＳＡ）中に提供される。 - 特許庁

DATA PROCESSOR, INSTRUCTION SET SWITCHING METHOD, DATA PROCESSING ARCHITECTURE AND DATA PROCESSOR OPERATING METHOD例文帳に追加

データ処理装置、命令セット切換方法、データ処理アーキテクチャおよびデータ処理装置作動方法 - 特許庁

To provide a microprocessor decoding a 32 bit length instruction in one clock in a 16 bit instruction set architecture provided with the 32 bit length instruction.例文帳に追加

３２ビット長命令を持つ１６ビット命令セットアーキテクチャにおいて、３２ビット長命令を１クロックでデコードすることができるマイクロプロセッサを提供する。 - 特許庁