| 意味 | 例文 (10件) |
I/O designとは 意味・読み方・使い方
追加できません
(登録数上限)
「I/O design」の部分一致の例文検索結果
該当件数 : 10件
By the procedure, the consistency of a base supply power source and the I/O buffer operation power source is automatically checked without manual aid and the I/O design quality of the various kinds of power source operation LSIs is improved.例文帳に追加
この手順により、下地供給電源とI/Oバッファ動作電源の整合性を人手によらず自動でチェックでき、多種電源動作LSIのI/O設計品質を向上化できる。 - 特許庁
With respect to design of a circuit including a boundary scan register, the wiring length estimate value between the boundary scan register which will be necessarily arranged in the vicinity of an I/O at the stage of layout buffer and the I/O buffer is stored in a data base 4.例文帳に追加
データベース4はバウンダリスキャンレジスタを含む回路の設計において、レイアウトの段階で必ずI/Oバッファの近傍に配置されるバウンダリスキャンレジスタとI/Oバッファとの間の配線長見積もり値が格納されている。 - 特許庁
The semiconductor design support device generates a noise corresponding I/O layout model 13a showing the input/output part of a semiconductor device corresponding to the power noise.例文帳に追加
その半導体設計支援装置は、電源ノイズに対応する半導体装置の入出力部を示すノイズ対応I/Oレイアウトモデル13aを生成する。 - 特許庁
To provide a semiconductor integrated circuit device in which over-margin design can be avoided by easily detecting delay variation of an output buffer caused by places at which I/O buffers are actually disposed and simultaneous switching of I/O buffers in actual operation timing.例文帳に追加
I/Oバッファの実際の配置場所及び実際の動作タイミングにおけるI/Oバッファの同時スイッチングによる出力バッファの遅延変動を容易に検出し、オーバーマージンな設計を回避できるようにした半導体集積回路装置を提供する。 - 特許庁
To provide a semiconductor integrated circuit device in which design flexibility is enhanced and the number of I/O buffers (number of signals) can be increased while suppressing an increase in dead space or area of a substrate.例文帳に追加
設計の自由度が向上し、デッドスペースや基板面積の増加を抑制しながら、I/Oバッファ数(信号数)を増加させることが可能な半導体集積回路装置を提供する。 - 特許庁
To provide a device for displaying inconsistency between a registered content of I/O data associated with a plant and a registered content of created control logic on a screen, in a device for supporting design of a plant control program.例文帳に追加
プラントの制御プログラム設計支援装置において、プラントとのI/Oデータ登録内容と生成された制御ロジック登録内容との不整合を画面に表示する装置を提供する。 - 特許庁
When the result is pertinent to those determinations, a means 203 which detects featured points determines that "an operating time is within an arbitrary time set as a design value", and that "the time series sequentiality of I/O is maintained".例文帳に追加
該当する場合、特徴点を検出する手段203は「設計値として設定した任意の時間内であること」、「I/Oの時系列的な順序性が保たれていること」を判断する。 - 特許庁
-
履歴機能
過去に調べた
単語を確認! -
語彙力診断
診断回数が
増える! -
マイ単語帳
便利な
学習機能付き! -
マイ例文帳
文章で
単語を理解! -
「I/O design」の部分一致の例文検索結果
該当件数 : 10件
In the chip layout design method, the I/O cells are arranged in a plurality of steps in the periphery of a semiconductor chip in the internal and external direction for the circumferential edge.例文帳に追加
I/Oセルの配置、種類の変更やチップサイズの変更があるたびに、設計者が配置の変更を手動で行うが、自動配置では生じなかったセル配置ミスや配置に要する工数の増加が生じる。 - 特許庁
Each server of the server farm can be connected by LAN Ethernet (R) Switch Network that supports the layer 2 multicast operations or by Infiniband switch which is the new industry I/O specification for server design.例文帳に追加
サーバファームの各サーバがレイヤ2マルチキャストオペレーションをサポートするLANイーサネット(登録商標)スイッチネットワークあるいはサーバデザインの新しい工業I/Oスペックである無限帯域スイッチに連結される。 - 特許庁
An interface enables verifying of incorporating memory-macro design using a test interface, the test interface enables that an input signal from a tester of a half rate and a narrow word performs all memory macro- operation over width of a wide memory-macro input/output architecture (I/O) by comprising an on-chip test circuit being separated from a memory-macro.例文帳に追加
インターフェイスは、テストインターフェイスを用いて組込みメモリマクロ設計の検証を可能にし、該テストインターフェイスはメモリマクロと別々のオンチップテスト回路を含むことにより、ハーフレートで狭いワードのテスタからの入力信号が、広いメモリマクロ入力/出力アーキテクチャ(「I/O」)の幅をわたってすべてのメモリマクロ動作を行なうことを可能にする。 - 特許庁
|
| 意味 | 例文 (10件) |
|
|
ピン留めアイコンをクリックすると単語とその意味を画面の右側に残しておくことができます。 |
|
ログイン |
Weblio会員(無料)になると
|
-
1reunion
-
2parachute
-
3ハッピーバレンタイン
-
4バレンタイン
-
5happy valentine's day
-
6prepare
-
7バレンタインデー
-
8requiem
-
9miss
-
10dual
「I/O design」のお隣キーワード |
weblioのその他のサービス
|
ログイン |
Weblio会員(無料)になると
|