B7-2とは 意味・読み方・使い方

A pepetidomimetic is capable of inhibiting the interactions of CD28 and/or CTLA-4 with CD80 (B7-1) and CD86 (B7-2) and has a core amino acid sequence, LeuMetTyrProProProTyrTyr, corresponding to residues 2 to 9 of SEQ ID NO:1.例文帳に追加

ＣＤ８０（Ｂ７−１）およびＣＤ８６（Ｂ７−２）とのＣＤ２８および／またはＣＴＬＡ−４の相互作用を阻害することができかつ配列番号：１の残基２〜９に対応する、コアアミノ酸配列、ＬｅｕＭｅｔＴｙｒＰｒｏＰｒｏＰｒｏＴｙｒＴｙｒを有するペプチド模倣物。 - 特許庁

A policy server 3 in the intranet B7 stores use limit information of a document registered from the client 10 and transmits the stored use limit information to policy servers 1, 2 arranged other than the intranet B7, and the policy servers 1, 2 store the transmitted use limit information in their own devices.例文帳に追加

イントラネットＢ７内のポリシーサーバ３はクライアント１０より登録される文書の利用制限情報を記憶し、記憶した利用制限情報をイントラネットＢ７以外に配置されるポリシーサーバ１、２に送信し、ポリシーサーバ１、２では、送信された利用制御情報を自装置内に記憶する。 - 特許庁

Thus, M groups B7 to B0 by a generated polynomial X^8+X^6+X^5+X^2+1 are generated and outputted as scramble data Sk.例文帳に追加

これにより、生成多項式Ｘ^８＋Ｘ^６＋Ｘ^５＋Ｘ^２＋１によるＭ系列Ｂ７〜Ｂ０が発生され、スクランブルデータＳｋとして出力される。 - 特許庁

A micro-mixer 100 is equipped with a mixing chamber 1 into the inside of which a liquid plug A6 is introduced and a fluid channel part 2 through the inside of which a liquid plug B7 is passed.例文帳に追加

マイクロミキサー１００は、液体プラグＡ６が内部に導入された混合チャンバ１と、液体プラグＢ７が内部を流通する流体流路部２とを備えている。 - 特許庁

When the internal winning role is a small role (B7: Yes), the gain level of the gain control amplifier is set to 2 (B8), and the operation sound is outputted from the speaker at middle volume (B6).例文帳に追加

一方、内部当籤役が子役の場合には（Ｂ７：Ｙｅｓ）、ゲインコントロールアンプのゲインレベルを２に設定して（Ｂ８）、前記操作音がスピーカから中音量で出力される（Ｂ６）。 - 特許庁

Radio equipment B7 starts a timer T1' for measuring the reception timing of the next authentication signal (2)18 by taking into consideration the subtraction of 0.95 m seconds as the error of the temperature fluctuation of an internal clock.例文帳に追加

もちろん、内部時計の温度変動の誤差である０．９５ｍ秒の減算も考慮し、無線機Ｂ７は、次回の認証信号（２）１８の受信タイミングを計測する為のタイマーＴ１’をスタートさせる。 - 特許庁

An inspection circuit 2 has a resistance group 5 connected with bonding parts (a2, a4, a6, a8, b1, b3, b5, b7), between a test terminal and an adjacent terminal of an IC package on the circuit board 1, and a test electrode and an adjacent electrode on a printed wiring board.例文帳に追加

検査回路２は、回路基板１の、ＩＣパッケージのテスト端子及び隣接端子と、プリント配線基板のテスト電極及び隣接電極との接合部（ａ２，ａ４，ａ６，ａ８，ｂ１，ｂ３，ｂ５，ｂ７）に接続される抵抗群５を有する。 - 特許庁

At least one memory block B0-B7 includes a plurality of electrically erasable programmable bilevel memory cells each constituted to store 1-bit information, and read means 2, 5, 3 which access and read one multilevel memory cell or, access and read simultaneously N electrically erasable programmable bilevel memory cells depending on an address signal A0-A21 supplied to the memory device.例文帳に追加

前記少なくとも１つのメモリブロック（B0-B7）は１セルにつき１ビットの情報を記憶するよう構成された複数の電気的消去可能プログラマブルバイレベルメモリセルも含み、且つメモリデバイスに供給されるアドレス信号(A0-A21)に依存して、前記マルチレベルメモリセルの１つをアクセスし読み出すか、前記電気的消去可能プログラマブルバイレベルメモリセルのＮ個を同時にアクセスし読み出す手段(2,5,3)が設けられている。 - 特許庁