Address orderとは 意味・読み方・使い方

Address tables are arranged hierarchically, a the address table (t1) of a highest hierarchy is arranged at a fixed address and a lower-order address table (t2) is arranged at an optical address.例文帳に追加

アドレステーブルが階層状に配置され最も上位の階層のアドレステーブル(t1)は固定のアドレスに配置し、下位のアドレステーブル(t2)は任意のアドレスに配置される。 - 特許庁

Slave address and topological information include own address from each of the slave units and only first order address lists from each of the slave units.例文帳に追加

スレーブアドレスおよびトポロジー情報は、各スレーブのアドレスと各スレーブの１次だけのアドレスリストを含んでいる。 - 特許庁

In a serial address register 81, an address for which it is required to secure the access order is stored.例文帳に追加

シリアル・アドレス・レジスタ８１に、アクセス順序を保障する必要のあるアドレスを格納する。 - 特許庁

in order to obtain the host's IPv4 address, and returns a value obtained by bit-twiddling the IPv4 address.発音を聞く 例文帳に追加

に渡しホストの IPv4 アドレスを取得して、その IPv4 アドレスのビット入れ替えを行った値を返す。 - JM

A reading control unit 4 generates a high-order reading address 24, based on a reading control signal 30 and the high-order writing address 14.例文帳に追加

読出制御部４は、読出制御信号３０と上位書込アドレス１４を基に上位読出アドレス２４を生成する。 - 特許庁

An address recognizing circuit 1 determines whether the address signal designated upper order bits of data or lower order bits of data.例文帳に追加

アドレス認識回路１は、アドレス信号が上位データを指定しているか、下位データを指定しているかを判断する。 - 特許庁

A compact memory address generation part 16 changes the dividing method for the data storage memory 12 based on a low-order address signal 106 and a higher-order address signal 108.例文帳に追加

コンパクトメモリアドレス生成部１６は、下位アドレス信号１０６および上位アドレス信号１０８に基づいてデータ格納メモリ１２の分割方法を変更する。 - 特許庁

A decrementer 202 carries out operation of decrementing "1" from the value of the high-order address latched by the high-order address holding latch 201, and outputs a value obtained by subtracting "1" from the value of the high-order address.例文帳に追加

デクリメンタ２０２は、上位アドレス保持用ラッチ２０１によってラッチされた上位アドレスの値を１だけ減分する演算を実行して、上位アドレスの値を−１した値を出力する。 - 特許庁