A MOSとは 意味・読み方・使い方

The P-channel MOS transistor M4 is connected to the N-channel MOS transistor M5 in series via a current source Q11.例文帳に追加

PチャネルMOSトランジスタM4とNチャネルMOSトランジスタM5は、電流源Q11を介して直列に接続されている。 - 特許庁

Further, the source of an N-channel MOS transistor M5 is connected to the gate of a P-channel MOS transistor M7 in the push-pull circuit 15, and the P-channel MOS transistor M7 is driven by an output from the source of the N-channel MOS transistor M5.例文帳に追加

また、NチャネルMOSトランジスタM5のソースは、プッシュプル回路１５のPチャネルMOSトランジスタM7のゲートと接続され、NチャネルMOSトランジスタM5のソース出力によって、PチャネルMOSトランジスタM7が駆動される。 - 特許庁

A sense amplifier precharging circuit SPD is constituted of n type MOS transistors MN20, MN21, MN30, MN31, MN32 and Mn33 and the circuits are formed respectively in cross areas.例文帳に追加

センスアンププリチャージ回路SPDは、nチャネル型のMOSトランジスタMN20，MOSトランジスタMN21，MOSトランジスタMN30，MOSトランジスタMN31，MOSトランジスタMN32，及びMOSトランジスタMN33で構成されており、各々クロス領域に形成されている。 - 特許庁

A similar mesh dividing method is also used for a MOS interface 8.例文帳に追加

MOS界面に対しても、同様のメッシュ分割方法を用いる。 - 特許庁

In an output buffer circuit 31, the source of a P-channel MOS transistor M4 is connected to the gate of an N-channel MOS transistor M6 in a push-pull circuit 15, and the N-channel MOS transistor M6 is driven by an output from the source of the P-channel MOS transistor M4.例文帳に追加

出力バッファ回路３１において、PチャネルMOSトランジスタM4のソースは、プッシュプル回路１５のNチャネルMOSトランジスタM6のゲートと接続され、PチャネルMOSトランジスタM4のソース出力によって、NチャネルMOSトランジスタM6が駆動される。 - 特許庁

The leak current of a MOS transistor in a memory cell is reduced by controlling the potential of a source line ssl of a driving MOS transistor within a SRAM memory cell MC.例文帳に追加

SRAMメモリセルMC内の駆動MOSトランジスタのソース線sslの電位を制御することでメモリセル内のMOSトランジスタのリーク電流を低減する。 - 特許庁

Leakage current of a MOS transistor in a memory cell is reduced by controlling the potential of a source line ssl of a driving MOS transistor in an SRAM memory cell MC.例文帳に追加

SRAMメモリセルMC内の駆動MOSトランジスタのソース線sslの電位を制御することでメモリセル内のMOSトランジスタのリーク電流を低減する。 - 特許庁

In the amplifier circuit 10, the ground, a MOS transistor NN10, a MOS transistor NN11, a resistance load RA10 and a power supply voltage VDD are serially connected in the order, the bias circuit 12 supplies a bias voltage VR1 to the gate of the MOS transistor NN10 and supplies a second bias voltage VR2 to the gate of the MOS transistor NN11.例文帳に追加

増幅回路10では、接地と、MOSトランジスタNN10と、MOSトランジスタNN11と、抵抗性負荷RA10と、電源電圧VDDがこの順に直列接続され、バイアス回路12はMOSトランジスタNN10のゲートにバイアス電圧VR1が供給し、MOSトランジスタNN11のゲートに第２のバイアス電圧VR2が供給する。 - 特許庁