110-0とは 意味・読み方・使い方

Then, the dither processing is performed in parallel with each multi-value data 0 and 1 stored in the 0-th and 1st registers respectively in the 0-th and the 1st comparison circuits 109 and 110.例文帳に追加

そして、第０，第１レジスタにそれぞれ格納された各多値データ０，１について第０，第１比較回路１０９，１１０において並列してディザ処理を行う。 - 特許庁

In an alignment synchronous circuit included in a receiving device, alignment marker detection circuits 110-0 to 110-(n-1) detect an alignment marker included in a line 0 to a line (n-1).例文帳に追加

受信装置に含まれる整列同期回路において、アライメントマーカ検出回路１１０−０〜１１０−（ｎ−１）がライン０〜ライン（ｎ−１）に含まれるアライメントマーカを検出する。 - 特許庁

An internal parameter control signal generating unit 110-0 which generates the internal parameter control signal R <0> includes an antifuse element 90-0 formed by a data holding capacitor 85 of a memory cell.例文帳に追加

内部パラメータ制御信号Ｒ＜０＞を生成する内部パラメータ制御信号生成ユニット１１０−０は、メモリセルのデータ保持キャパシタ８５によって形成されるアンチヒューズ素子９０−０を含む。 - 特許庁

An overlay network system comprises: an overlay network 10 comprising a plurality of nodes; and a plurality of sub-overlay networks 10-0, 11-1, 110-0, and 110-1 each of which is composed of a subset of the plurality of hierarchized nodes.例文帳に追加

オーバーレイネットワークシステムは、複数のノードから構成されるオーバーレイネットワーク１０と、前記複数のノードの部分集合から構成される、階層化された複数のサブオーバーレイネットワーク１１-0，１１-1，１１０-0，１１０-1とを有する。 - 特許庁

At this time, side walls are so selected as to form with a pair of facing a (100) surface and a (-100) surface, and a (1-10) surface, a (-110) surface, a (110) surface and a (-1-1-0) surface.例文帳に追加

この時、側壁は一組の向かい合う（１００）面と（１￣００）面と、（１１￣０）面と（１￣１０）面と（１１０）面と（１￣１￣０）面から形成される様に選ぶ。 - 特許庁

An LS 110 being a configuration circuit is connected to a CPU 16, a main memory 15 and an I/0 device 13 through an AGP/PCI bus 11 and a PCI bridge 14.例文帳に追加

コンフィグレーション回路であるLSI10は、AGP/PCIバス11およびPCIブリッジ14を介してCPU16，メインメモリ15およびI/O装置13と接続される。 - 特許庁

An active layer 4 including an InxAlyGa1-x-yN (0<x<1, 0≤y≤0.2) light emitting layer is formed by using an organometallic vapor growth method in which the partial pressure of ammonia gas is set as 110 hPa.例文帳に追加

Ｉｎ_xＡｌ_yＧａ_1-x-yＮ（０＜ｘ＜１、０≦ｙ≦０．２）発光層を含む活性層４を、アンモニアガスの分圧を１１０ｈＰａとした有機金属気相成長法により成膜する。 - 特許庁

When an input terminal 101 has a voltage 0, the output voltage of an pulse voltage step-up circuit 102 becomes 0, and a capacitor 106 is charged with a power supply voltage Vcc via an FET 110.例文帳に追加

入力端子１０１が電圧０になると、パルス昇圧回路１０２の出力電圧が０となり、コンデンサ１０６がＦＥＴ１１０を介して電源電圧Ｖccに充電される。 - 特許庁