倍数種の英語

制御ＮＯＴゲートＧを（ｔｉ，ｃｉ）として｜Ｖ［ｔｉ］−Ｖ［ｃｉ］｜が循環型量子コンピュータのキュービットの種類数ｍの倍数かどうか判定する。例文帳に追加

Control NOT gates G are denoted as (ti, ci), and it is discriminated whether |V[ti]-V[ci]| is a multiple of the number m of classifications of queue bits of raps around array type quantum computers or not. - 特許庁

嵩倍数の異なる少なくとも２種の予備発泡粒子の混合物を発泡成形することにより得られ、前記混合物が３０〜８０倍の第１の嵩倍数（Ｘ）を有する第１予備発泡粒子とＸ＋５〜Ｘ＋３０倍の第２の嵩倍数を有する第２予備発泡粒子とを少なくとも含むことを特徴とする発泡成形体の製造方法により課題を解決する。例文帳に追加

The method for manufacturing an expansion molding include expansion-molding a mixture of at least two types of preexpanded particles having different bulk expansion ratios, wherein the mixture contains at least a first preexpanded particle having a first bulk expansion ratio (X) of 30 to 80 and a second preexpanded particle having a second bulk expansion ratio of X+5 to X+30 times. - 特許庁

染色体数が、３倍体あるいは４倍体などの倍数体の種を選択的に植林して、人工林を形成することにより、紫外線耐性のある森林を造成する。例文帳に追加

The species having polyploid such as triploid and tetraploid in chromosome number is selectively afforested to form an artificial plantation and to form the woods having ultraviolet resistance. - 特許庁

タイミング信号発生部１は、複数種類のサンプリング周波数の最小公倍数に相当する周波数のスロットタイミング信号ＳＬＴおよびこれより高い周波数の命令読出クロックＣＫを発生する。例文帳に追加

A timing signal generating section 1 generates a slot timing signal SLT with a frequency equivalent to a least common multiple of a plurality of kinds of the sapling frequencies and an instruction read clock CK with a frequency higher than it. - 特許庁

本発明に係る自動両替装置は、両替する貨幣の金種及び枚数の組合せからなる各選択単位の金額が、入金可能最低金額又は出金可能最低金額の倍数の金額となっているものである。例文帳に追加

In the automatic exchange device relating to the present invention, an amount of money of each selection unit comprising a combination of a kind and a sheet of bill to be exchanged becomes an amount of money of multiple of the receivable minimum amount of money or the payable minimum amount of money. - 特許庁

３　第一項の規定を適用する場合において、当該内国法人は、当該内国法人に係る国外支配株主等の資本持分及び当該内国法人の自己資本の額に係る各倍数に代えて、当該内国法人と同種の事業を営む内国法人で事業規模その他の状況が類似するものの総負債の額の純資産の額に対する比率として政令で定める比率に照らし妥当と認められる倍数を用いることができる。例文帳に追加

(3) Where the provision of paragraph (1) shall apply, the said domestic corporation may use, in lieu of the multiple number applicable to the equity interest held by a foreign controlling shareholder, etc. related to the said domestic corporation and applicable to the amount of equity capital of the said domestic corporation, a multiple number that is found to be appropriate in light of the percentage specified by a Cabinet Order as the percentage of the total liabilities of another domestic corporation to its net assets on condition that such other domestic corporation's business is the same type as the said domestic corporation's business, and the size and other details are similar between the two businesses.発音を聞く  - 日本法令外国語訳データベースシステム

３　第一項の規定を適用する場合において、当該連結法人は、当該連結法人に係る国外支配株主等の資本持分及び当該連結法人の自己資本の額に係る各倍数に代えて、当該連結法人と同種の事業を営む内国法人で事業規模その他の状況が類似するものの総負債の額の純資産の額に対する比率として政令で定める比率に照らし妥当と認められる倍数を用いることができる。例文帳に追加

(3) Where the provision of paragraph (1) shall apply, the said consolidated corporation may use, in lieu of the multiple number applicable to the equity interest held by a foreign controlling shareholder, etc. related to the said consolidated corporation and applicable to the amount of equity capital of the said consolidated corporation, a multiple number that is found to be appropriate in light of the percentage specified by a Cabinet Order as the percentage of the total liabilities of another domestic corporation to its net assets on condition that such other domestic corporation's business is the same type as the said consolidated corporation's business, and the size and other details are similar between the two businesses.発音を聞く  - 日本法令外国語訳データベースシステム

バックワイヤーリングボード上に収容した複数のパッケージに、前記バックワイヤーリングボードを介して同期クロック信号を供給するためのクロック生成回路において、クロック供給先パッケージにて必要となる種々の周波数の偶数倍の公倍数となる周波数同期発振器回路を少なくとも一つ備えてなり、且つ、前記バックワイヤーリングボード上を渡すクロック周波数は１０ＭＨｚ以下として構成する。例文帳に追加

Concerning the clock generating circuit for supplying a synchronizing clock signal through the back wiring board to plural packages accommodated on the back wiring board, this circuit is provided with at least one frequency synchronism oscillator circuit to become the common multiple of even multiples of various frequencies required for the package of the clock supply destination and a clock frequency over the back wiring board is equal to or lower than 10 MHz. - 特許庁