腾讯云开发者社区-腾讯云

开发者社区

文档建议反馈控制台

文章/答案/技术大牛

发布

综合排序丨最热优先丨最新优先

RISC-V | 简介

1 RISC-V介绍 RISC表示精简指令集，英文全称是Ruduced Instruction Set ComputerV表示第五代。 RISC-V指令集有这些优点：设计简洁、模块化、开源和有丰富的软件生态。常见的RISC-V执行环境包括Linux应用程序二进制接口和RISC-V管理员二进制接口（SBI）。硬件线程：一个处理器执行线程，在执行环境中自主获取和执行RISC-V指令资源的硬件单元。 RISC-V提供以下3种模式机器模式（M模式）：具有对机器的全部访问权限，通常可用于管理RISC-V上的安全执行环境。通常在M模式下运行SBI固件，为操作系统提供服务。

2023-02-26

2K0

标签:

RISC-V 简介（1）RISC-V的由来

RISC-V 简介（1）RISC-V的由来 1.指令集架构指令集架构(Instruction Set Architecture, ISA)，是一种抽象模型，包括指令集，寄存器，内存处理，基于RISC设计的架构有ARM，RISC-V，MIPS等。CISC的特点是重视硬件，包括一些多时钟周期的复杂指令，容易产生语义鸿沟，代码量小。与其他ISA相比，RISC-V不需要任何人或公司因为设计，生产和销售RISC-V架构的芯片而支付专利费。目前已经发展到第五代，因此又称为RISC-V(V–five)，由于同期矢量指令的版本草案的发布，也可以将V解释成Vector。 3.推出RISC-V的源动力 ...... 4.RISC-V的特点 RISC-V主要有两个特点：...... 备注：完整内容请搜索引擎搜索“IC知识库”查看。

2021-07-28

1.7K0

标签:

Triton + RISC-V

为此，我设定了一个 Triton + RISC-V 的学习目标：尝试将一个简单的向量加法算子，通过 Triton 编译并运行到 RISC-V 仿真环境上。 RISC-V 上的落地。 LLVM IR -> RISC-V Machine CodeLLVM 后端通过指令选择，将 IR 映射为 RISC-V 的 RVV 指令集。，也是终极目标：原生 Triton Backend for RISC-V社区正在开发原生 RISC-V 代码生成后端，意味着未来不需要强依赖于 Triton-CPU 的妥协路径，而是直接输出对 RISC-V 模拟器如果没有物理板，可以使用 QEMU RISC-V 模拟器跑通功能，但无法测试真实的算力性能。可参考『RISC-V 软件环境』。

2026-03-22

3650

标签:

RISC-V and HPC

最近有看到一篇关于 RISC-V GeekBench 6 跑分的文章，对于RISC-V生态日益完善感到欣喜，但也升起了对于 RISC-V 性能的好奇心，遂有此文。 SG2042 and SG2042SG2042 与 SG 2044 均是算能推出的 12nm 64 core RISC-V 服务器级 SOC，SG2042 基于玄铁 C910 IP 核，支持 RVV 尽管 RISC-V GeekBench 6 跑分中表明 SG2044在 RVV 1.0 加持下，跑分明显高于其他基于 RISC-V 的设备，但同样不容忽略的是：SG2042 (64 core) 的多核跑分竟然不如树莓派 SO RISC-V IS NOT READY FOR HPC？那么 RISC-V 当前不适合作为服务器、HPC吗？因此，RISC-V 能够实现HPC，但时机还不够成熟，尚且需要时间来丰富相关软硬件生态。

2025-02-15

9650

标签:

RISC-V 简介（4）RISC-V指令集编码结构

1.指令集编码本文会接着RISC-V 简介(2)RISC-V指令集的特点及分类介绍RISC-V指令集的编码结构。指令长度按照指令编码可分为16位，32位，48位，64位，128位等，如图1所示。图1 RISC-V 指令长度编码 [1] 2.编码结构的特点和优点编码结构主要优点有以下三点：可快速识别该指令是16位，32位，48位，64位还是128位，给指令译码器带来快速简洁的识别方便设计者混合使用不同位数的指令架构

2021-07-29

2.8K0

标签:

RISC-V发展现状

面对xilinx和ARM联合打造的生态链，FPGA底层RTL逻辑开发人员变得可有可无，有的公司软件工程师都可以直接上手，这让传统的FPGA人员面临着一个尴尬的境地，而RISC-V的到来恰好是FPGA工程师的另外一个

数字芯片社区

2020-07-24

1.1K0

标签:

RISC-V的P扩展

RISC-V的P扩展 1.说明 2.P扩展与V扩展的差别 3.P扩展指令的实例简单解析 1.说明在研究RISC-V的指令集的时候，其指令是模块化的，这就为其指令的扩展提供了更多的可能性。根据The RISC-V Instruction Set Manual版本为20191213的pdf来看，对P扩展的介绍并不多。 ? https://github.com/riscv/riscv-p-spec 也就是P指令的扩展实际的作用是增加了RISC-V CPU IP产品的DSP算法处理能力。通过对RISC-V指令的P扩展，可以以更低的功耗和更加高的性能运行这些DSP的应用程序。实现这个过程，如果用普通的计算方法计算，需要CPU的4个时钟才能完成这个过程，而如果采用RISC-V的P扩展指令进行计算，则只需要一个时钟周期便可完成。

2021-04-30

4K2

标签:

RISC-V再进阶！世界首款5纳米RISC-V SOC成功流片！

SiFive OpenFive部门4-13宣布，世界首款基于台积电5nm（N5）工艺的RISC-V的SoC芯片成功流片。这是是SiFive和OpenFive的一个里程碑，因为该SoC是世界上第一个使用5nm节点制造的基于RISC-V的芯片。据悉目前的设计几乎不会被 "原样 "使用，但有兴趣为人工智能或HPC应用构建高性能5nm RISC-V SoC的各方可以将其作为基础设计，并为其配备自己或第三方的IP（如定制加速器、高性能FP64功能内核等

2021-04-23

6890

标签:

RISC-V 简介（2）RISC-V指令集的特点及分类

1.RISC-V指令集特点上一篇RISC-V 简介（1）RISC-V的由来对RISC-V发展的背景进行了描述，通过与CISC架构的比较，以及与其他RISC架构的比较，将RISC-V的重要性和优势简单列了出来本文将简单介绍RISC-V的指令集特点及分类。 RISC-V指令集除了有标准的32位，还有64和128位架构。多核系统和高效先进流水线系统的发展使得以RISC-V为架构的系统变成X86和ARM系统有力的竞争对手。 RISC-V指令集采用模块化的架构设计，可以做到成本，功耗，性能等方面的平衡。RISC-V的核心是： 1）RV32I的基础指令集，它是固定的，永远都不会改变。这为使用者和开发者提供了稳定的目标。 2）RISC-V指令集的可模块化，和模块的可组合使得其可以适应不同的设计要求。

2021-07-29

2.5K0

标签:

关于risc-v启动部分思考

关于risc-v启动部分思考 1.本文说明 1.1 risc-v的诞生的时代背景 1.2 发展现状 2.risc-v 的芯片boot过程 2.1 risc-v的启动模式 2.2 risc-v的启动顺序对于x86的架构我未曾深入了解，但是在risc-v上应该也可以找到一些设计元素。总体说来，risc-v的架构设计集合了各种架构的设计的优点。而今risc-v已经成为众多大学生积极学习的课程，各大公司也已经启动了预研和探索的脚步。 RISC-V虽仍是星星之火，却已现出燎原之态。 2.risc-v 的芯片boot过程 2.1 risc-v的启动模式在理解risc-v的boot流程之前，首先需要知道的是risc-v设计的三种模式： M-mode(Machine Mode) S-mode 2.2 risc-v的启动顺序对于标准的risc-v启动顺序，可查看FU540的芯片手册，其中有如下的顺序描述： ?

2020-12-22

4.8K1

标签: